طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ ۵ گیگا بیت برثانیه با قفل سریع فاز

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ ۵ گیگا بیت برثانیه با قفل سریع فاز دارای ۲۴ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ ۵ گیگا بیت برثانیه با قفل سریع فاز  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ ۵ گیگا بیت برثانیه با قفل سریع فاز،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ ۵ گیگا بیت برثانیه با قفل سریع فاز :

تعداد صفحات :۲۴

چکیده مقاله:

در این مقاله به طراحی یک مدارمجتمع بازیابی ساعت وداده ی سریع با نرخ داده ی ۵ گیگابایت برثانیه پرداخته شده است. سیستم کلی طراحی شده شامل چندین بخش است که مهمترین قسمت آن، مدار بازیابی پالس ساعت است. این مقاله در زمینه بازیابی پالس ساعت و داده ی سریع مبتنی بر روش فازمیانی، روش جدیدی ارایه نموده که کاهش قابل توجهی از توان مصرفی را در واحد بازیابی پالس ساعت فراهم کرده است. واحد بازیابی پالس ساعت پیشنهادی در این مقاله از دو بلوکS/H و یک مدار تولیدکننده ی فاز میانی بهره می برد. مدار بازیابی ساعت و داده ی سریع پیشنهادی با استفاده از تکنولوژی سی ماس ۰/۱۸ میکرومتر در شبیه سازADS طراحی و شبیه سازی شده است. نتایج حاکی از آن است که این مدار با دیتای ورودیPRBS می تواند دیتا را در زمان بسیار اندک (چندنانوثانیه) بازیابی کند. مقدار جیتر موجود در دیتای بازیابی شده، ۱۶ پیکو ثانیه به دست آمده است. سیستم مورد بحث به همراه مدار تصمیم گیرنده و مدار دی مالتی پلکسر، با اعمال منبع تغذیه ۱/۸ ولت، ۲۶ میلی وات توان مصرف می کند.