دانش رسان |
مرکز علم و دانش کشور طراحی ضرب کننده ۱۶ بیت با استفاده از تکنیک پایپ لاین و با سرعت ۶ گیگا هرتز بااستفاده از مدارات cmos
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
طراحی ضرب کننده ۱۶ بیت با استفاده از تکنیک پایپ لاین و با سرعت ۶ گیگا هرتز بااستفاده از مدارات cmos دارای ۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد طراحی ضرب کننده ۱۶ بیت با استفاده از تکنیک پایپ لاین و با سرعت ۶ گیگا هرتز بااستفاده از مدارات cmos کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی ضرب کننده ۱۶ بیت با استفاده از تکنیک پایپ لاین و با سرعت ۶ گیگا هرتز بااستفاده از مدارات cmos،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن طراحی ضرب کننده ۱۶ بیت با استفاده از تکنیک پایپ لاین و با سرعت ۶ گیگا هرتز بااستفاده از مدارات cmos :
تعداد صفحات :۶
چکیده مقاله:
این مقاله هدف طراحی یک ضرب کننده ۱۶*۱۶ می باشد. در این ضرب کننده برای افزایش سرعت از تکنیک پایپ لاین استفاده کرده ایم طوری که با اضافه کردن المان های تاخیر در مسیرهای مورد نظر مسیر بحرانی را کاهش داده ایم و سرعت مدار را به حداکثر رسانده ایم.در این ضرب کننده از روش بوث سلکتور استفاده کرده ایم. بررسی کارایی ضرب کننده با استفاده از نرم افزار HSPICE در تکنولوژی ۰.۱۸ میکرو شبیه سازی شده است
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
