تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک دارای ۱۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک :

نام کنفرانس، همایش یا نشریه : استقلال

تعداد صفحات :۱۸

ساخت یک مدار مجتمع با سطح کمتر، علاوه بر کاهش هزینه ساخت لازم، اغلب منجر به اثرات مثبتی در کاهش توان مصرفی و افزایش قدرت پردازش می شود. برای ساخت یک مدار مجتمع که قابلیت انجام یک تابع منطقی را داشته باشد و در عین حال مساحت کمتری اشغال کند، باید بتوان آن تابع منطقی را در تکنولوژی CMOS با نفوذ پیوسته ساخت. برای این کار باید مسیر اویلر پیوسته ای برای آن تابع منطقی به دست آورد. هر انفصال در ناحیه نفوذ باعث افزایش مساحت و کاهش کارایی می شود.
برای طراحی یک تابع منطقی در تکنولوژی CMOSایستا، روشهای مختلفی ارائه شده که اکثر آنها بر پایه روش اهاراست. در این مقاله الگوریتمی ارائه شده که برای یک تابع منطقی می تواند مسیر اویلر را پیدا کند و ساخت مدار مجتمع را با نفوذ پیوسته و حداقل سطح، امکانپذیر می سازد. چنانچه تابع مورد نظر به هیچ عنوان مسیر اویلر پیوسته ای نداشته باشد می توان، زیر مسیرهای اویلر غیرپیوسته ای به دست آورد. علاوه بر آن، الگوریتم پیشنهادی، اطلاعات کاملی از مسیر اویلر پیدا شده ارائه می دهد که به انجام جانمایی و ساخت مدار مجتمع آن تابع منطقی، کمک می کند.

کلید واژه: طراحی VLSI، روش اهارا، CMOS، نفوذ پیوسته، سلول استاندارد