دانش رسان |
مرکز علم و دانش کشور طراحی و شبیه سازی یک کنترلرجدید با پیچیدگی و مساحت مصرفی پایین برای حلقه قفل فاز تمام دیجیتال درتکنولوژی ۰.۱۸µm
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
طراحی و شبیه سازی یک کنترلرجدید با پیچیدگی و مساحت مصرفی پایین برای حلقه قفل فاز تمام دیجیتال درتکنولوژی ۰.۱۸µm دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد طراحی و شبیه سازی یک کنترلرجدید با پیچیدگی و مساحت مصرفی پایین برای حلقه قفل فاز تمام دیجیتال درتکنولوژی ۰.۱۸µm کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی و شبیه سازی یک کنترلرجدید با پیچیدگی و مساحت مصرفی پایین برای حلقه قفل فاز تمام دیجیتال درتکنولوژی ۰.۱۸µm،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن طراحی و شبیه سازی یک کنترلرجدید با پیچیدگی و مساحت مصرفی پایین برای حلقه قفل فاز تمام دیجیتال درتکنولوژی ۰.۱۸µm :
تعداد صفحات :۸
چکیده مقاله:
هدف ما دراین مقاله طراحی یک مدارکنترلر برای پروسه قفل کردن حلقه قفل فاز تمام دیجیتال ADPLL با استفاده ازشمارنده ی بالا/پایین شمار می باشد مدار ارایه شده دارای پیچیدگی بسیارپایین و مساحت اشغالی کمتر نسبت به اغلب مدارهای قبلی می باشد این طراحی درتکنولوژیTSMC ، ۰.۱۸m انجام شده و صحت کارکرد مدار ارایه شده با استفاده ازنرم افزار Cadence مورد بررسی قرارگرفته است درطراحی مدار جدید ازیک ساختار متداول ADPLL که دارای نوسان ساز کنترل شده دیجیتالی DCO با رنج فرکانسی ۱۸MHz تا ۲۱۴MHz می باشد و با یک کد ۱۵ بیتی کنترل میشود استفاده کرده ایم
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
