طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA دارای ۹ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن طراحی و پیاده سازی الگوریتم کوردیک با توان مصرفی پایین برای کاربردهای پایه ای بر روی FPGA :

تعداد صفحات :۹

چکیده مقاله:

الگوریتم کوردیک بسیار مهم و کاربردی می باشد. با استفاده از الگوریتم کوردیک می توان توابع مثلثاتی، سیتوس، کسینوس وتوابع نمایی را بر روی آرایه گیت برنامه پذیر میدانی (FPGA) پیاده سازی کرد. همچنین الگوریتم کوردیک در پردازش سیگنال، پردازش تصویر و کنترل ربات ها کاربرد بسیار زیادی دارد. در این مقاله، الگوریتم کوردیک ۱۶ بیتی را برای کاربردهای پیاده سازی توابع پایه ای (مثلثاتی، سینوسی، کیسنوسی) بر روی قطعه FPGA SPARTAN-6 Lower Power XC6SLX4L طراحی و پیاده سازی کرده ایم که فرکانس بدست آمده ۷۵۴، ۲۰۱ مگاهرتز می باشد و توان مصرفی ۰.۰۱۱ وات بدست است. توان مصرفی در طراحی هایی که به صورت سخت افزاری انجام می شودبسیار مهم می باشد و هر چه توان مصرفی کمتر باشد بهتر است. نتایج پیادهسازی نشان می دهد که فرکانس و توان مصرفی بدست آمده خوب می باشد.