وارسی روند برنامه با الگوریتم تشخیص خطا CRC و سنتز آن بر روی هسته ریزپردازنده اینتل در FPGA

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 وارسی روند برنامه با الگوریتم تشخیص خطا CRC و سنتز آن بر روی هسته ریزپردازنده اینتل در FPGA دارای ۱۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد وارسی روند برنامه با الگوریتم تشخیص خطا CRC و سنتز آن بر روی هسته ریزپردازنده اینتل در FPGA  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی وارسی روند برنامه با الگوریتم تشخیص خطا CRC و سنتز آن بر روی هسته ریزپردازنده اینتل در FPGA،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن وارسی روند برنامه با الگوریتم تشخیص خطا CRC و سنتز آن بر روی هسته ریزپردازنده اینتل در FPGA :

تعداد صفحات :۱۶

چکیده مقاله:

استفاده از ریزپردازنده ها و ریز کنترلرها بخصوص در سیستم های نهفته با افزایش چشمگیری روبروست و به تبع آن مشکلات و معایب آن ها نیز زوز به روز بیشتر وبیشتر نمایان می شود. یکی از این معایب، خطاهای روند اجرای برنامه می باشد که تحت عواملی مانند نویز ناخواسته الکترونیکی، بارش های نوترونی و تاثیر آن ها ها بر روی ریزپردازنده و… در زمان اجرای برنامه ممکن است اتفاق افتد که باعث پرش های ناخواسته یا ایجاد نتایج غلط شود. روش های تصحیح خطا در ریزپردازنده ها و ریز کنترلر ها به سرعت در حال افزایش است و بسته به محل و نوع استفاده کنترلر می تواند متفاوت باشد. در این مقاله استفاده از استاندارد کد افزونگی چرخشی (CRC) به منظور تشخیص خطا در ریزپردازنده به صورت نرم افزاری انجام گرفته و روش فوق بر روی هسته ریزپردازنده اینتل در FPGA سنتز شده و مزایا و معایب آن بررسی شده است.