شبکه بر روی تراشه و مروری بر الگوریتم های مسیریابی تحمل پذیر خطا

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 شبکه بر روی تراشه و مروری بر الگوریتم های مسیریابی تحمل پذیر خطا دارای ۱۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد شبکه بر روی تراشه و مروری بر الگوریتم های مسیریابی تحمل پذیر خطا  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی شبکه بر روی تراشه و مروری بر الگوریتم های مسیریابی تحمل پذیر خطا،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن شبکه بر روی تراشه و مروری بر الگوریتم های مسیریابی تحمل پذیر خطا :

تعداد صفحات :۱۸

چکیده مقاله:

با افزایش اجزا بر روی تراشه و کاهش سایز آنها ، تعداد خطاها در NOC رو به افزایش است.خطاهای دائم درهنگام تولید ویاخرابی یکی از قطعات رخ میدهند و میتوانند اجزا و یا لینک ها را غیر قابل استفاده کند.خطاهای گذرا و یا نرم افزاری درطول انتقال دیتا رخ می دهند و عمدتا تحت تاثیر انتقال اطلاعات هستند.این خطاها میتوانند عملکرد را به شدت کاهش و انرژی مصرفی در تراشه را افزایش دهند.هر لینک معیوب به تنهایی میتواند باعث قطع ارتباطات در کل شبکه شود و یا شرایطبن بست را ایجاد کند.خطاها میتوانند در اجزا مختلف مانند لینکها ،عناصر پردازشی ، واحد حافظه و روتر به وجودآیند.همچنین ممکن است توسط الگوریتم های مسیریابی تحمل پذیر خطا که برای بالا بردن مسائل قابلیت اطمینان درNOC بکار میروند ،ایجاد شود . طراحی سیستم های تحمل پذیر در برابر اشکال که بتوانند مانع از تولید نتایج نادرست شوند و یا بااستفاده از روش هایی بتوانند خود را از وضعیت خطای ایجاد شده در سیستم بازیابی نمایند، اهمیت ویژهای یافته است .با توجه به موارد بیان شده طراحی شبکه بر روی تراشه های قابل اعتماد که از روش های بهتری برای افزایش قابلیت اطمینان، احتمال بازیابی از شکست و تحمل پذیری اشکال استفاده می کنند اهمیت بسزایی دارد.تعداد زیادی از طرح های تحمل پذیر خطا برای حفظ اتصالات و صحت انتقال اطلاعات در حضور خطاهای گذرا و دایم توسعه یافته اند