پیاده سازی گیت های منطقی توسط دو تکنولوژی CNTFET و CMOS و مقایسه تاخیر، توان مصرفی و PDP

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 پیاده سازی گیت های منطقی توسط دو تکنولوژی CNTFET و CMOS و مقایسه تاخیر، توان مصرفی و PDP دارای ۲۰ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد پیاده سازی گیت های منطقی توسط دو تکنولوژی CNTFET و CMOS و مقایسه تاخیر، توان مصرفی و PDP  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی پیاده سازی گیت های منطقی توسط دو تکنولوژی CNTFET و CMOS و مقایسه تاخیر، توان مصرفی و PDP،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن پیاده سازی گیت های منطقی توسط دو تکنولوژی CNTFET و CMOS و مقایسه تاخیر، توان مصرفی و PDP :

تعداد صفحات :۲۰

چکیده مقاله:

از آنجایی که پیش بینی شده تعداد ترانزیستورهای روی یک تراشه در هر دو سال، دوبرابر خواهد شد و تولیدکنندگانتراشه از کاهش ابعاد ترانزیستورها استفاده کرده اند تا تعداد ترانزیستورها را به صورت نمایی افزایش دهند، کاهش ابعادترانزیستورها در تکنولوژی CMOS به زودی پایان خواهد یافت. بنابراین وقتی ابعاد به محدوده ضخامت یک یا دو اتمبرسند، کاهش ابعاد باید متوقف شده و تکنولوژی جدیدی مورد استفاده قرار گیرد. یک جایگزین مناسب برای مداراتتکنولوژی CMOS ، بهره گیری از فناوری نانو است. در این مقاله گیت های پایه مبتنی بر ترانزیستورهای CMOS وCNTFET در نرم افزار Hspice در تکنولوژی ۳۲۰ نانومتر و با منبع تغذیه ۰.۹ ولت شبیه سازی و با یکدیگر مقایسهشده اند. سرعت، توان مصرفی و سایر خواص گیت های دیجیتال بر مبنای این ترانزیستورها با شبیه سازی به دست خواهدآمد. با انجام این شبیه سازی و ایجاد شرایط یکسان برای هر دو تکنولوژی نتایج نشان می دهد که با جایگزینیCNTFET ، توان مصرفی و تاخیر گیت های منطقی کاهش می یابد. بنابراین سرعت پاسخگویی گیت افزایش می یابد ومشکلات CMOS که توان مصرفی و تاخیر بالا در ابعاد کوچک بود برطرف می گردد.