پیاده سازی الگوریتم پردازش تصویر مبتنی بر سیستم اعداد مانده ای، بر روی تراشه ی FPGA

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 پیاده سازی الگوریتم پردازش تصویر مبتنی بر سیستم اعداد مانده ای، بر روی تراشه ی FPGA دارای ۲۵ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد پیاده سازی الگوریتم پردازش تصویر مبتنی بر سیستم اعداد مانده ای، بر روی تراشه ی FPGA  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی پیاده سازی الگوریتم پردازش تصویر مبتنی بر سیستم اعداد مانده ای، بر روی تراشه ی FPGA،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن پیاده سازی الگوریتم پردازش تصویر مبتنی بر سیستم اعداد مانده ای، بر روی تراشه ی FPGA :

تعداد صفحات :۲۵

چکیده مقاله:

نظر به اینکه یک ثانیه تصاویر متحرک به طور معمول دارای حجم دیتای بسیار بالایی است، پردازش آن بااستفاده از میکرو کنترلر های متداول به طور دقیق و با سرعت بالا امکان پذیر نمی باشد. در این صورت در مواردی کهاحتیاج به پردازشگر تصویر در ابعاد کوچک و قابل انتقال و با مصرف توان پایین باشد، گزینه های راهگشای چندانی درپیش رو نخواهد بود. با کنکاش در موارد موجود می توان به ناکارامدی و میزان بالای خطا در تشخیص و عملکرد کندپردازشگر های تصاویر فعلی پی برد. عمل پردازش تصاویر به وسیله ی میکرو کنترلر های موجود در بازار موجب تن سپردنبه پردازش تصاویر با جزئیات و دقت پایین و از سوی دیگر ایجاد وقفه تا بار گذاری تصویر به طور کامل می گردد. بنابراینوجود یک معماری دیجیتال قابل برنامه ریزی چند باره و با قابلیت پردازش موازی اطلاعات، به جهت پردازش تصویر راهگشا می باشد. به دلیل نوین بودن تکنولوژی FPGA و تخصص لازم برای طراحی مدارات دیجیتال، بالاخص طراحیپردازشگر تصویر دیجیتال، تا به امروز در کشور ما تحقیقات جالب توجهی در زمینه ی پردازش تصویر مبتنی بر سیستماعداد مانده ای با استفاده از معماری موازی FPGA صورت نپذیرفته و مقالات ارائه شده در سطح بین المللی هم چندانچشمگیر نیست. در این پروژه سعی بر آن شده تا عمل پردازش تصویر با استفاده از الگوریتم های تشخیص طیف رنگ و بابهره گیری از سیستم اعداد مانده ای و با استفاده از معماری موازی FPGA به جهت حصول ادراک ماشینی و دنبال کردنشئ در تصویر صورت پذیرد. با این روش می توان انتظار داشت که پردازشگر تصویر مبتنی بر سیستم اعداد مانده ای باسرعت و دقت قابل توجهی نسبت به پردازشگر بهینه شده توسط synthesizer های متداول، عمل پردازش تصویر راانجام دهد.