مقاله پیاد سازی کم حجم تابع در هم ساز KECCAK بر روی FPGA با استفاد از دو رجیستر موقتی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله پیاد سازی کم حجم تابع در هم ساز KECCAK بر روی FPGA با استفاد از دو رجیستر موقتی دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله پیاد سازی کم حجم تابع در هم ساز KECCAK بر روی FPGA با استفاد از دو رجیستر موقتی  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله پیاد سازی کم حجم تابع در هم ساز KECCAK بر روی FPGA با استفاد از دو رجیستر موقتی،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله پیاد سازی کم حجم تابع در هم ساز KECCAK بر روی FPGA با استفاد از دو رجیستر موقتی :

تعداد صفحات:۸
چکیده:
امروزه رمزنگاری یکی از ابزارهای مهم برای اطمینان از ارسال امن داده در پست الکترونیک، بانکداری الکترونیک و دیگر ارتباطات حساس دیجیتالی است. یکی از ابزارهای مفید و مهم در مسائل اعتباری و رمزنگاری، استفاده از توابع درهم ساز است. در راستای کاربرد وسیع توابع رمزنگاری، نیاز به پیاده سازی با حجم مصرفی کم برای این توابع افزایش پیدا کرده است. تابع درهم ساز KECC.AK منتخب توابع SHA-3 بوده که بر اساس ساختار اسفنجی است. در این مقاله معماری جدید برای کاهش حجم تابع KECC.AK پیشنهاد و مورد بررسی قرار می دهیم. این روش به صورت کد VHDL و بر روی سخت افزار FPGA های مختلف شبیه سازی شده و با پیاده سازی کم حجم اولیه تابع KECCAK از نظر فضای مصرفی مقایسه می شود. نتایج حاصل از این پیاده سازی بر روی Virtex5 و Stratix111 نشان می دهد که پیاده سازی به این روش، به ترتیب تعداد ۶۷ عدد Slice و یک عدد LUT کاهش پیدا کرده است.