دانش رسان |
مرکز علم و دانش کشور مقاله طراحی تمام جواب کننده تک بیتی جدید با تأخیر انتشار و EDP فوق‌العاده پایین
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
مقاله طراحی تمام جواب کننده تک بیتی جدید با تأخیر انتشار و EDP فوق‌العاده پایین دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد مقاله طراحی تمام جواب کننده تک بیتی جدید با تأخیر انتشار و EDP فوق‌العاده پایین کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی تمام جواب کننده تک بیتی جدید با تأخیر انتشار و EDP فوق‌العاده پایین،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن مقاله طراحی تمام جواب کننده تک بیتی جدید با تأخیر انتشار و EDP فوق‌العاده پایین :
تعداد صفحات:۸
چکیده:
نگرانی‌های پیشنهاد شده در این مقاله بر اساس تکنولوژی CMOS سان باشد. مزیت آن به طرح پیشنهادی نسبت به طرح‌های دیگر تاخیر انتشار و PDP پایین است که منجر به کاهش EDP نسبت به سایر مدار ات مقایسه شده در این مقاله می‌شود. در این مدار SUM بر اساس دو تکنیک GDI و TG پری شده است ملاک پیچیدگی منطقی در هر دو طرح در نظر گرفته شده است. مشکل ماکزیمم سوئینگ خروجی در طرح اول توسط طرح پیشنهادی دوستان رفع شده است اما به بهای رسیدن به سوئینگ خروجی آیی ، تاخیر انتشار و در نتیجه PDP مدار بالا می‌رود که این افزایش مطلوب ما نیست. شبیه‌سازی این مدار ات توسط نرم‌افزار HSPICE در تکنولوژی um 0/18 انجام گرفته است. نتایج مدار پیشنهادی ما با دیگر طرفی هم مقایسه شده که بهبود چشمگیری مشاهده می‌شود.
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
