مقاله ترجمه شده RAM با متن انگلیسی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله ترجمه شده RAM با متن انگلیسی دارای ۴۱ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله ترجمه شده RAM با متن انگلیسی  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله ترجمه شده RAM با متن انگلیسی،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله ترجمه شده RAM با متن انگلیسی :

دانلود مقاله ترجمه شده RAM با متن انگلیسی

حافظه اصلی یا مستقیم(RAM)چیست؟
حافظه اصلی یا RAM نوعی ذخیره یامخزن در کامپیوتر است که ظرفیت ورود هر دستور وفرمانی را دارد. این ویژگی در مقابل دستگاههای حافظه دائمی مانند نوار مغناطیسی ،دیسکها و______قرار دارد که حرکت مکانیکی دستگاه اطلاعاتی را با دستوراتی ثابت وارد کامپیوتر می کند معمولاً RAM می تواند هم خواندنی وهم نوشتنی باشد در برابر ROM که فقط خواندنی است.
فهرست محتویات
۱- نظریه

۲- انواع رایج RAM
۳- انواع غیر رایج RAM
۴- ذخیره سازی RAM

۵- حافظه فقط نوشتنی
۶- مراجع
نظریه (دیدگاه)
کامپیوتر ها از RAM برای نگهداری کد برنامه واطلاعات در طول اجرای یک فرمان استفاده می کنند در کامپیوتر های الکترونیکی ابتدایی، RAM از لامپهای خلأ وبعد از کابلهای مغناطیسی ساخته شد.اصلاح “کابل یا هسته ،هنوز توسط بعضی ازبرنامه نوسان برای توصیف RAM در قلب یا مرکز کامپیوتر بکار می رود.
بعضی از انواع RAM فرار هستند به این معنی که بر خلاف بعضی دیگر از اشکال مخزن کامپیتر مانند مخزن دیسک ونوار،آنها اطلاعاتشان را وقتی کامپیوتر خاموش می شود از دست می دهند در طول تاریخ محاسبه ،برای RAM از یک تکنولوژی استفاده استفاده می شده است ومعمولا برای ذخیره سازی حجم وایجاد حافظه بالا از تکنولوژی های منطقی ارزانتر وسنگین تر استفاده می شد.
بعضی از کامپیوتر های قدیمی از رشته سیم های جیوه استفاده می کردند که یک سری پالس

های صوتی به یک لوله پر شده از جیوه می فرستادند.وقتی پالس به آخر لوله رسید،مدارات نشان می دهد که پالس سیستم باینری ۰و۱ را به نمایش می گذارد واسیلاتور (ارتعاش سنج) در سیم ضربان را تکرار می کند .کامپیوتر های اولیه دیگر RAM را در درامهای مغناطیسی سرعت بالا ذخیره می کرد.
در طرحهای بعدی از ردیفهایی از الکترومغناطیسی های کوچک فریت استفاده شد که با عنوان 

RAM پیشرفته معمولاً یک بیت اطلاعات (داده )را هم بعنوان یک بار الکتریکی در خازن،عنوان RAM متحرک،وهم در حالت فلیپ فلاپ مانند RAM ساکن ،ذخیره می کند.
اقسام رایج RAM
. S RAM یا RAM ایستا(غیر فرار)
. D RAM یا AM Rمتحرک
روش شماره گذاری سریع D RAM
EDO RAM یا داده های مبسوط وتوسعه یافته خارجی D RAM
SD RAM DDR یا سرعت دو برابر داده های یکنواخت D RAM
RAMLOUS D RAM ,RD RAM
اقسام غیر شایع RAM
. حافظه تسهیم شده RAM
VIDEIO RAM یک حافظه تقسیم شد با یک مدار دستیابی تصادفی ویک مدار دائمی.
ذخیره سازی RAM
RAM نیمه هادی مانند مدارات کامل شده تولید می شود ( ICS) . RAM2ز ها اغلب در زمان وصل کردن مدلها به برق ،کدهای اسمبلی را به زبان ماشین ترجمه می کنند. بعضی از انواع مدولهای استاندارد عبارتند از :
۰ مجموعه حافظه افزونی منفرد (SIMM)
۰ مجموعه حافظه وواحدی (درون برنامه ای )(DIMM)
حافظه فقط نوشتنی
در سال ۱۹۷۲ از مهندسان در مؤسسه SIGETIC یک صفحه داده را برای حافظه فقط نوشتنی طراحی کردند.این نوع از RAM نه خروجی داشت ونه امکان خواندن.عنوان کامل آن FULLY ENCODED(کاملاً رمز گذاری شده)،N*9046،حافظه فقط نوشتنی تصادفی وبا شماره ۲۵۱۲۰ بود.
مقدمه

سه سال قبل ،حرف گفتنی در باره سیستم RAM وجود نداشت .تقریباً تمام PC ها با روش شماره گذاری سریع (D RAM(FPM بوجود آمدند که با سرعتی بین SN 80 وns100 اجرا می شوند. با افزایش تدریجی سرعت مادربرد وcpu توانایی fpm d RAM برای تحویل داده ها در یک وضعیت درست افزایش یافت.امروزه طرحهای متعددی از حافظه وجود دارد.با توجه به گرانی وقیمت بالای کامپیوتر هاd RAM برای حافظه اصلی بکار می رود.در آغاز،این طرحها غیر یکنواخت وتک مجموعه ای بودند زیرا سرعت پرداز شگرها نسبتاً آهسته بود.اخیراً سطوح یکنواختی با اشکال پیشرفتهعقد شده مانند
SYNCLINK یا طرحDRD RAM از RAMLOUS وintel خواهد شد.
عملکرد D RAM
یک حافظه D RAM می تواند بعنوان لیستی از خانه ها یا سلولها در نظر گرفته شود.این سلولها،در بردارنده خازنها هستند ویک تعداد داده را بر اساس شکل فوق شامل می شوند. این فهرست بوسیله کدهای ستونی وردیفی که رمز گذاری می شود که در برگشت علامتهایی را از دستگاه زمان سنج PAS و CAS دریافت می کند. به منظور کم کردن مقدار ذخیره سازی، آدرس ستونها وردیفها به ستونها وردیفهای بافر تقسیم می شوند.برای مثال اگر یازده رشته آدرس وجود داشته باشد ۱۱ بافر آدرس ستونی وردیفی وجود خواهد داشت ترانزیستورهایی که تقویت کننده حسی نامیده می شوند به هر ستونی متصل می شوند و عمل عملیات خواندن و دوباره قطعه یا تراشه را انجام می دهند.
از آنجا سلولها خازنهایی هستند ه برای عمل خواندن تخلیه می شوند تقویت کننده حسی باید داده ها را قبل از پایان سیکل دستیابی برگرداند.
خازنهای استفاده شده در سلول داده ها ،گرایش وتمایل به از بین بردن بار الکتریکی شان دارند، وبنابراین بازدید متناوب سیکل لازم است وگرنه داده ها از بین خواهد رفت. یک کنترل کننده زمان بین تجدید بازیافت سیکل وشمارشگر را تعیین می کند،که داده های تمام کامل ودرست ومنظم باشد.البته،این معناست که بعضی از سیکل ها برای دوباره پرکردن یک صفحه استفاده می شوند و روی اجرای عملیات مؤثرند.
دستیابی به حافظه ویژه (مخصوص)به این صورت می پذیرد.اول اینکه ،بیتهای ردیفی جایگزین اعداد نشانی می شوند.بعد از یک مدت زمان سیگنال PAS\ تنزل می کند،که این تقویت کننده را فعال می کند وباعث می شود که نشانی ردیفی در نشانی ردیفی در نشانی ردیفی بافر قفل شود وقتیکه سیگنالRAS\ ثابت ومحکم شد.سر انتخاب شده به تقویت کننده حسی منتقل می شود. بعد آدرس ستونی بیتها محکم می شود،وسپس وقتیکه CAS\ افت کرد همچنین زمانیکه خروجی بافر روشن می شود آدرس ستونی به ضربه گیر نشانی ستونی قفل می شود . وقتی CAS\ ثابت شد، تقویت کننده وحسی انتخاب شده داده هایش را بافر خروجی وارد می کند.

عملیات غیر یکنواخت
یک سطح مشترک غیر یکنواخت سطحی است که در کمترین زمان تعیین می کند که نیاز به تأمین واجرای عملیات تکمیلی است هر یک از عملیات داخلی یک تراشه D RAM غیر یکنواخت زمان کمی را به خود تخصیص می دهد. بطور یکه اگر یک سیکل زمانی پیش از حداقل (کمترین) زمان بوجود آید سیکل دیگر باید قبل از عملیات بعدی شروع شود.
این کاملاً واضح است که تمام این عملیات احتیاج به مقدار زمان زیادی دارد. بیشترین توجه و حداقل زمان وهم حذف بعضی از عملیات برای دستیابی به اشکال معین بوده است.

عریض کردن مدار I/O قطعات الکتریکی I/O اضافی لازم دارد، که در برگشت مقدار ذخیره سازی بیشتری باید برای آن در نظر گرفت .چنین قطعات اضافی مستلزم مقدار تراشه بیشتر بزرگتری است.هر دوی این جریانات با هدف استفاده از D RAM در اولین مکان هزینه زیادی دارد.مانع دیگر این است که خروجی های چندگانه موجب حرکت اضافی قطعات می شود ،واین باعث حلقوی شدن مدارات وجریانهای الکتریکی میدان می شود،این مورد در قسمت سنگین تر نتیجه می دهد زیرا داده ها تا وقتی که سیگنال ثابت باشد قابل خواندن نیست.این مشکلات عرض I/O را به ۴ بیت در بعضی زمانها محدوده کرد وهمین باعث شد که طراحان D RAM در جستجوی راههای

دیگری برای بلا بردن کارایی وبهینه سازی عملیات باشند.
دستیابی به روش شماره گذاری صفحه
با اجرای روشهای دستیابی مخصوص طراحان قادر بودند که بعضی عملیات داخلی دستیابی به اشکال معین را حذف کنند.اولین کار قابل توجه دستیابی به روش شماره گذاری نام داشت.
با استفاده از این روش سیگنال RASI فعال نگهداشته شود بطوریکه یک شماره گذاری کامل داده ها در تقویت کننده حسی حفظ می شود آدرس ستونها جدید با سنجش زمان فقط بوسیله چرخش CAS\ می تواند تکرار شود.این ،دستیابی به خواندن مستقیم را سریعتر فراهم می کند،تاجائیکه نشانی سطرتنظیم می شود وزمان نگهداشته شده حذف می شود.
در حالیکه بعضی از درخواستها برای این نوع دستیابی تا حد زیادی سودمند است ،انواع دیگری وجود دارد که ابدا مفید نیستند. روش شماره گذاری ابتدایی بهبود پیداکرد وسرعت جایگزین شد بطوریکه شما احتمالاً هرگز هیچ حافظه ای را به این شکل نخواهید دید.حتی اگر ببینید ،با توجه به منافع روشهای دستیابی بعدی، هم باشد ارزشی نخواهد داشت.
روش شماره گذاری سریع
روش سریع شماره گذاری سریع ،بوسیله حذف تنظیم نشانی ستون در طول چرخه شماره گذاری روش شماره گذاری ابتدایی را بهبود بخشید.این عمل توسط فعال کردن بافرهای نشانی ستون در شکست لبه RASI انجام شد. از آنجا کهRASI در چرخه شماره گذاری کامل در پایین وبه محض اینکه نشانی ستون معتبر ودرست باشد بیش از اینکه منتظر افتادن CASI باشد.برای تنظیم اجازه می دهد.
روش شماره گذاری سریع در بسیاری موارد برای D RAM ها مورد استفاده قرار می گرفت وهنوز در بسیاری از سیستم ها استفاده می شود استفاده از حافظه FPM مصرف نیرو را کاهش داده،زیرا در طول دستیابی به روش شماره گذاری اساساَ احتیاجی به حواس وجریان برگشتی نیست. اگر چه FPM یک ابداع واختراع مهم بود،هنوز وموانع زیادی وجود دارد مهمترین مسئله این است که وقتی CASI بالا می رود با فرهای خروجی خاموش می شوند.کمترین زمان سیکل (چرخه)۵NS

قبل از خاموش شدن بافر خروجی است ،که در اصل در پایان oms به زمان سیکل اضافه می کند.
امروزه،حافظه fpm آخرین حافظه DRAM در دسترس ومطلوب است.شما فقط زمانی باید از این حافظه استفاده کنید که سیستم شما آزاد وبدون مانع باشد ویا هیچکدام از انواع حافظه بعدی را تایید نکند.(مانند سیستم ۴۸۶).زمانبندی ویژه عبارتست از :۳-۳-۳-۶ (اولین تاخیره ۳ ساعت ،دستیابی به شماره گذاری در ۳ ساعت)به خاطر تقاضای محدود کم،FPM اکنون گرانتر از حافظه

های سریعتری است که دسترس می باشد.
عملیات یکنواخت
زمانی مشخص شد که سرعت خطوط ارتباطی احتیاج به حرکتی سریعتر از MHZ66 دارد،و طراحانDRAM تصمیم داشتند که راهی برای غلبه بر جریانات وحرکات پنهانی که هنوز هم وجود دارند،پیدا کنند،با تکمیل یک سطح مشترک یکنواخت آنها قادر بودندن کار را انجام دهند واز نتایج وفواید بسیار زیاد آن بهره ببریند.پرداز شگری با یک سطح مشترک غیر یکنواخت، باید منتظر تکمیل شدن عملیات داخلی DRAM باشد ،که حدود ۶۰NS صرف می کند. با کنترل یکنواخت،DRAM اطلاعات را از پردازشگر تحت کنترل زمان سنج سیستم ثبت می کند.این اطلاعات ثبت شده،نشانی ها ،داده ها وسیگنالهای کنترل را ذخیره می کند،وبه پردازشگر اجازه می دهد تا وظایف دیگر را انجام دهد. بعد از تعدادی سیکل زمانی معین داده ها در دسترس قرار می گیرند و پردازشگر می تواند آنها را ازردیفهای خروجی بخواند.
استفاده دیگر یک سطح یکنواخت این است که زمان سنج سیستم فقط لبه ای را تنظیم می کند (زمانبندی می کند)که نیاز به ارائه به DRAM دارد.ایم مورد احتیاج گسترش زمانبندی چند برابر باس مدار الکتریکی را بر طرف می کند به علاوه ورودیهای کمتر وآسانتر می شوند تا آنجا که سیگنالهای کنترل ، نشانی ها وارده ها می تواند بدون نصب کنترل کننده پردازشگر ثبت شوند وتنظیمات حفظ شود.
همچنین عملیات خروجی نیز منافع مشاهبهی دارند.
روش شماره گذری زیاد(هایپرپیچ)EDO
مهمترین پیشرفت وبهبود برای DRAM های غیر یکنواخت ماشی از روش هایپرپیچ یا داده های گسترده است.این نوآوری دیگر فقط برای خاموش کردن بافرهای خروجی روی لبه /CAS نبود .در اصل این ابداع بار الکتریکی زیاد ستونی را حذف می کند ضمن اینکه داده ها ثبت می شوند.این در کمترین زمان به /CAS اجازه می دهد که کاهش یابد وکناره بالایی می تواند زودتر ایجاد شود .
علاوه بر این برای پیشرفت واصلاح ۴۰% یا بیشتر در زمینه دستیابی به تنظیمات است ،EDO از مقدار یکسانی سیلیکول ومقدار ذخیره سازی یکسال استفاده می کتد.EDO نشان داده است که به خوبی وبا سرعت ۸۳MHZ باس حافظه با جریمه کمی یا هیچ جریمه ای کار می کند. اگر تراشه ها به اندازه کافی سرعت داشته باشند .(NS55 یا سریعتر )،EDO این است که تمام ریز پردازنده های مادربردهای فعلی آنرا بدون سازگاری با مشکلات تایید می کند،وبرخلاف بیشتر حافظه های یکنواخت اکنون مورد استفاده قرار می گیرد.

حتی با وجود تمام نتایجی که توضیح داده شد،EDO طولانی تر از مسیر اصلی در نظر گرفته شده نیست. بیشتر سازندگان آنرا تولید نمی کنند یا اینکه تولید آن محدود شده است.این موضوع مربوط به زمانی قبل از اینکه قیمتها بالا برود می شود .واندازه مشابه مدول SDRAM استفاده کنید مگر اینکه احتیاج به سرعت باش بیش از MHZ83 داشته باشید.با زمانبندی معین ۵-۲-۲-۲,EDO در ۶۶MHZ تقریباً بهبود قابل توجهی در SDRAM روی EDO وجود ندارد،وسرعت ۸۳MJZ هنوز ناچیز وجزئی است.اگر احتیاج به عملیات باسی با سرعت ۱۰۰MHZ داشته باشید. EDO در انجام عملیات به مراتب کندتر از SDRAM فعلی خواهد بود، حتی اگر به خاطر نیاز شما در خواهید یافت که قیمت SDRAM تا حد زیادی مساوی یا حتی کمتر از EDO است.
EDO متوالی (BEDO)
ایده خوب ایجاد ادوی پیاپی قبل از اینکه بوجود آید از بین رفت منسوخ شد.افزایش روش پیاپی همراه با ساختار دوبل ودوگانه حافظه ،زمانبدنی ۱-۱-۱-۴ را با سرعت ۶۶ مگاهرتز ارائه کرده

است.که از بسیاری SDRAM ها انتظار می رود. روش متوالی یک روش پیشرفته در شماره گذاری است که قبل از اولین خروجی نشانی ،سه خروجی بعدی از رول بوجود می آیند ،در نتیجه با حذف زمان ورود یک نشانی ستون جدید مورد نیاز است .متأسفانه،شرکت INTEL تصمیم گرفت که EDO مدت زیادی باقی نماند،SDRAM در تشکیل وساختار برای آنها مقدم بود بطوریکه آنها BEDO را در ریز پردازنده ها یشان تایید وحمایت کردند.در حقیقت ،طراحان سیستم حافظه طرحهای بسیار .زیادی در دهه گذشته با توجه به اهمیت زمان وپول در توسعه SDRAM ارائه کرده بود.وبا ایجاد طرح BEDO زیاد خوشحال نشدند.
استثنائاً برای تقویت سرعت ۱۰۰ مگاهرتزی وسریعتر باس ،BEDO احتملاً حافظه ای مداومتر وسریعتر از SDRAM داشته است.در اصل ،به نظر می رسد که BEDO به دلایل سیاسی واقتصادی وقتی تکیه کاهش را از دست داده است.

JEDEC SDRAM

تمام DRAM هایی که سطح مشتکر یکنواخت دارند بطورکلی بعنوان SDRAM شاخه شده اند.این شامل (ENHARED DRAM )ESDRAM ,(RAMLOUS DRAM )RDARAM ,(CACHE DRAM)CDRAMوانواع دیگری با وجود این نوعی که SDRAM نامیده می شود ،JEDEC DRAM یکنواخت و استاندارد است.
JEDEC DRAM نه تنها سطح یکنواختی دارد که توسط زمان سنج سیستم کنترل می شود بلکه شامل یک ساختار بانک دوگانه (دولا)وروش پیاپی است.(۱-بیت۲-بیت۴بیتو۸بیت وتمام صفحه)یک ثبت کننده روش که در هنگام روشن شدن می تواند تنظیم شود وبا تغییر در طول عملیات روش پیاپی، نوع خطا ،زمان خطا و تاخیر CAS را کنترل می کند.
پنهانی وپوشیدگی CAS یکی از کارهای متعدد وابسته به زمانبندی برای SDRAM است. این مقیاس زمانی است که برای ذخیره در نشانی ردیف لازم است وبانک (مجموعه )را فعال می کند.وقتیکه چرخه خواندن یک خطا آغاز می شود،نشانیها تنظیم می شوند در نتیجه فعال کردن

تقویت کننده حسی در بانک وrasi وcsi در سیکل زمانی بعدی پایین نگه داشته باشند بعد از اینکه casi وcsi پایین نگه داشته شدندباید یک دوره زمانی مساوی برای (rasi to casi \ )trcd بگذرد.بعد از

مدت زمانی که از tcac(زمان دستیابی به ستون)گذشته است.اولین بین داده ها در ردیف خروجی است ودرچرخه بعدی می تواند بازیابی شود.قانون اصلی این است که در زمان تاخیر casi سرعت زمان سنج باید برابر یا بیشتر از tcac باشد.(clxtclk >=tcac این به این معناست که زمان دستیابی به ستون عامل محدود کننده ای برای تاخیر cas می باشد.
در آغاز sdRAM بعنوان پاسخی برای تمام مشکلات تولید شد،اگر چه سرعت معملوم شد که منافع کمی دارد واز نظر سازگاری وتطابق مشکلات زیادی داشت اولین نمونه های sdram فقط دور ردیف زمان سنج داشت اما بزودی تعیین شد که این دو ردیف کافی نبود.بعد دو نمونه متفاوت ساخته شد(۲ ساعت ۴ ساعت)وشما لازم است که بدانید مادربرد شما به کدام یک نیازمنداست اگر چه زمانبندیها از نظر عملی تصور می شد که به این صورت باشد.۱-۱-۱-۵،در ۶۶ مگاهرتز اساساً به خاطر اینکه ریزپردازنده ها (تراشه ها)با سرعت وهماهنگی دستیابی بین نمونه ها مشکل داشتند بسیاری از sdram های اصلی باید فقط در زمانبدیها ۲-۲-۲-۶ وبه صورت دوتایی حرکت کنند.تراشه i430tx وتراشه های بعدی این مشکل را اصلاح کرد وتراشه sdd به استاندارد افزوده شد که بطوریکه تراشه ها می توانستند زمانبدی را از روی این نمونه بخوانند متاسفانه بعضی اوقات spdeeprom شامل بسیاری از نمونه های نمی شد ویا بوسیله مادربردها خوانده نمی شد.
تراشه های sdram بطور رسمی بیشتر از نانوثانیه(NS)به مگاهرتز(MHZ) ارزیابی می شوند.بطوریکه این وجه اشتراک بین سرعت خروجی وسرعت تراشه وجود دارد این سرعت بوسیله تقسیم یک ثانیه (یک میلیون نانوثانیه )با سرعت خروجی تراشه تعیین می شود.برای مثال یک تراشه ۱۵NS ,SDRAM 67MHZ ارزیابی می شودتوجه داشته باشید که این درجه بندی نانوثانیه بازمانبندی یکسال مانند تراشه غیر یکنواخت DRAM اندازه گیری نمی شود به خاطر بسپارید که،همه DRAM ها به روش خیلی مشابه با یکدیگر عمل می کنند وبا مخفی کردن عملیات داخلی از راههای

متعدد منافع زیادی می توان کسب کرد.
نمونه های اصلی SDRAM هم از تراشه های ۸۳MHZ وهم تراشه های ۱۰۰mhz (10NS) استفاد

ه می کنند، اگر چه این تراشه فقط برای عملیات باس ۶۶MHZ تعیین شدند.در نتیجه بعضی از تاخیرها در بسیاری موارد با رسیدگی وتوجه به سیگنالهای یکنواخت متعدد، تراشه های ۱۰۰MHZ یک نمونه تولید خواهد کرد که با سرعت حدود ۸۳MHZ عمل می کند. این نمونه SDRAM ها اکنون PC66 نامیده می شوند، که آنها را از نمونه های دیگر با مشخصات PC100 شرکت INTEL تشخیص می دهند.
PC100SDRAM
وقتی شرکت INTEL تصمیم گرفت سیستم باس سیستم را ۱۰۰ مگاهرتز کند،آنها دریافتند که بیشتر نمونه های SDRAM در دسترس در آن زمان احتمالاً بیشتر ۸۳ مگاهرتز عمل نمی کنند.برای فراهم کردن نیاز ها وسفارشات بازار ،اینتل ویژگی PC100 را بعنوان یک راهنما برای سازندگان ،بمنظور ساختن نمونه های از I440BXکه در آیده بطور صحیح عمل خواهند تولید کرد.
همراه با ویژگی PC100،شرکت اینتل تعدادی راهنما برای تعیین طول وعرض نشانه وفضا وتعداد لایه های PCB مشخصات برنامه نویسی EEPROM وغیره را طراحی کرد.
هنوز اشتباهات کمی راجع به نمونه PC100 وجود دارد.متأسفانه امروزه نمونه هایی زیادی به عنوان PC100 فروخته می شود که بطور مطمئن با سرعت ۱۰۰ مگاهرتز عمل نمی کنند.در حالیکه درجه بندی سرعت مدار یا تراشه اغلب برای تعیین عملکرد کلی تراشه بکار می رود،زمانبندیهای دیگر خیلی مهم هستند.(RAS PICELAEGE TIME),TRP زمان بارالکتریکی شدید وپنهانی CAS در تعیین سرعت باس برای کسب زمانبندی ۱-۱-۱-۴ یک نقش را ایفا می کنند. PC100 SDRAM با سرعت ۱۰۰ مگاهرتز یا بیشتر باس سیستم ،عملکرد سیستم SOCKET V را سیستم های پنتیوم II ترقی نخواهد کرد،زیرا مخزن L2 با یک دوم۱/۲ سرعت پردازشگر حرکت می کنند البته بجز مخزن تراشه های سلرون.
DDR SDRAM
یکی از محدودیتهای JEDEC SDRAM این است که،سرعت فرضی طرح ۱۲۵ مگاهرتز است،اگر چه پیشرفتهای فنی ممکن است سرعت عمل را تا ۱۳۳ مگاهرتز بالا ببرداین مشخص است که سرعت باس به منظور حفظ پهنای باند حافظه برای پردازشگرهای آینده احتیاج به افزایش خواهد داشت.برای ایجاد استاندارد های جدید تلاشهای زیادی صورت می گیرد که امیدوار کننده است.
اگر چه بیشتر آنها احتیاج به اتصلات مخصوص ، عرض کوچکتر باس (مسیر)،وبا توجه به طرحهای دیگر دارد.میزان دو برابر داده های SDRAM در مدت کوتاه به نظر می رسد خیلی خوشایند باشد. اساساً این طرح فعال شدن عملیات خروجی در تراشه را برای هم بالا رفتن وهم پایین آمدن کناره زمان سنج تصویب می کند.(اجزاه می دهد.)در حال حاضر تنها حادثه ای که بوجود می آید بالا رفتن سیگنالهای کناره است،بطوریکه طرح DDR SDRAM می تواد سرعت عملیات را در آخر بطور مؤثر تا ۲۰۰ مگاهرتز بالا ببرد.
هم اکنون یک تراشه SOCKEK 7 (سوکوت) وجود دارد که DDR SDRAM را تقویت کرده است، واگر سازندگا تصمیم بگیرند که این حافظه را تولید کنند یقیناً جایگزین در این صنعت،اولین مسئله در بازار تقویت درآمد ومنافع است تا بهترین تکنولوژی
SDRAMپیشرفته (ESDRAM )
به منظور غلبه بر بعضی از مشکلات اصلی رکورد که با نمونه های استاندارد حافظه DRAM همراه

است، بسیاری از تولیدکنندگان با ایجاد یک مدار ساخته شده روی مخزن، مقدار کمی SRAM در تراشه گنجانده اند.یک چنین طراحی سودمند وقابل توجهی از ESDRAM در مؤسسه بین المللی را مترون تولید شده است. وتاخیر،وعملیات پیاپی زیاد تا ۲۰۰MHZ در نظر گرفته می شود .درست مانند حافظه پنهان هدف از یک DRAM پنهان حفظ متناوب داده های استفاده شده در مخزن SRAM برای کم کردن دسترسی بهDRAM سنگینتر است.یکی از نتایج sram روی تراشه (قطعه) این است که بطور مؤثر با افزایش پهنای باند وهمچنین افزایش سرعت DRAM حتی وقتیکه در حافظه خطا وجود دارد،می توان از یک باس عریضتر بین SRAMو DRAM استفاده کرد.
همراه DDR SDRAM یک تراشه ۷سکوت با پایه ای برای ESDRAM وجود دارد. عامل تصمیم گیرنده که تعیین می کند. کدامیک از این راه حل ها موفقیت آمیز است ارزش نمونه ها را مشخص خواهد کرد.برآوردهایی فعلی از ارزش ESDRAM در چهارمین بار نشان می دهد که با وجود مصرف کنندگان زیادDRAM تولید آن تمام نخوهد شد.
اساس قرار داد DRAM
تمام مباحث قبلی راجع به DRAM نشانی،داده ها وخطوط کنترل مجرایی دارد که سرعت را در دستگاههایی که در تکنولوژی رایج می تواند بکار رود محدود می کند. بمنظور غلبه بر این محدودیت طرحهایی متعدد تمام این سیگنالها را در مسیر یکسال می کند دو طرح مبنی بر قرار داد که در حال حاضر بیشتر به آنها توجه می شود عبارتند از SYENCHINK DRAM (با علامت تجاری
(SRDRAM ) DICECT RAMLOUS DRAM,(SLDRAM مجوز داده شده توسط شرکت RAINLOUS
DRDRAM
شرکت اینتل دارائیش را در حافظه اختصاصی طراحی شده توسط شرکت RAMLOUS قرار داده است.در ظاهر به نظر می رسد که این راه حل برای حافظه سیستم راه حل خوبی برای عملیات سریع باشد.در واقع سرعت این طرح به خاطر عرض کمتر باس فقط دو برابر سریعتر ازعملکرد SDRAM فعلی است.
علیرغم اظهارات شرکت RAUNLOUS,INTEL اعمال بالقوه مهمی وجود دارد که لازم است با این تکنولوژی نشانه گذاری شوند سرعتهای بالاتر برای جلوگیری از مشکلات با EMI احتیاج به سیمهای کوتاه وحفاظ بیشتر دارند.علاوه بر این زمان رکورد وتاخیر بیشتر از SDRAM های سریع موجود است از آنجا که حتی با وجود تقاضاهای زیاد وامروزه،پهنای کامل باند مسیر حافظه با افزایش پهنای باند(فرکانسها) ضمن صرفنظر از تأثیرات رکورد وتاخیر هیچگونه اصلاحات واقعی در اجرای عملیات انجام نخواهد شد. علاوه بر این ،پردازشگرهایی با سرعت باس ۸۰۰MHZ یقیناً احتیاج به پهنای باند (فرکانس )دو برابر حافظه جاری دارد.
در حالیکه این اثرات به قدر کافی مهم هستند. بزرگترین اشکال این است که این صنعت (تکنولوژی ) اختصاصی است.تولید کنندگان با امید واجرای راه حل تکمیل واجرای راه حل بوسیله DRDRAM لازم است که حق امتیازی به شرکت RAMLOUS بپردازند،وهمچنین نظارت واقعی روی تکنولوژی نخواهند داشت.این چشم انداز جذابی برای سازندگان حافظه که نمی خواهند تبدیل به کارخانه ذوب فلزات وقطعات شوند نیست.
SLDRAM
بسیاری از سازندگان حافظه ،از SLDRAM بعنوان راه حلی برای اعمال سیستم در طولانی مدت حمایت می کنند.در حالیکه SLDRAM بر اساس قرار دادی طراحی شده، RDRAM است، ویک الگوی آزاد صنعتی است که احتیاج به پرداخت هیچ حق امتیازی ندارد وتنها باید برای هزینه ها ی پیش پا افتاده وساده اجازه بگیردیکی دیگر از نتایج طرح SLDRAM این است که احتیاجی به طراحی مجدد تراشه های RAM ندارد.

به خاطر استفاده از بسته ها برای نشانی ،داده ها وسیگنالهای کنترل ، SLDRAM می تواند باس سریعتری از الگوی SLDRAM می تواند عمل کند-با سرعت ۲۰۰ مگاهرتز هم اکنون مانند DDR SLDRAM سیگنال خروجی با سرعت دو برابر زمان سنج SLDRAM عمل می کند.این حافظه سرعت عملیات خروجی را ۴۰۰MHZ زیاد می کند،ادعای برخی مهندسان در آینده ای نزدیک این سرعت می تواند به ۸۰۰مگاهرتز برسد.
در مقایسه ای با DRDRAM به نظر می رسد که به خاطر سرعت کمتر زمان سنج ،زمانبندی وتاخیر کمتر وهزینه کمتر وهمچنین به خاطر حق امتیاز آزاد طرح واجرای عملیات روی طرحهای باس

رایج راه حل بهتری است.
مسلم است که حتی پهنای باند SLDRAM بیشتر از DRDRAM است حدود ۳/۲GB/S VS. 1/6GB/S
اگر چه در ابتدا شرکت اینتل فقط از DRDRAM در ریزنراشه های بعدی حمایت کرد،با رقابت سازندگان تراشه،سازندگان حافظه ودر آن کمبود مصرف کنندگان ممکن است آنها مجبور به تایید وتقویت SLDRAM شوند.اگر بازار بتواند حمایت شرکت اینتل را با موفقیت جلب کند، ممکن است ما وضعیتی را ببینیم که در آن بهترین تکنولوژی بر بازار غلبه می کند.

Ram Guide
What is random access memory (RAM)

Random access memory
(Redirected from RAM)
Random access memory or RAM is a type of computer storage whose contents can be accessed in any order. This is in contrast to sequential memory devices such as magnetic tapes, discs and drums, in which the mechanical movement of the storage medium forces the computer to access data in a fixed order. It is usually implied that RAM can be both written to and read from, in contrast to read-only memory or ROM.
Overview
Computers use RAM to hold the program code and data during execution. In the first electronic computers, RAM was built from vacuum tubes, and later magnetic cores. The term “core” is still used by some programmers to describe the RAM at the heart of a computer.
Many types of RAM are volatile, which means that unlike some other forms of computer storage such as disk storage and tape storage, they lose their data when the computer is powered down.
Throughout the history of computing, a variety of technologies have been used for RAM, and usually more than one in the same computer, with high-memories constructed out of the same technology as the logic, and slower, cheaper technologies used for bulk storage.
Some early computers used mercury delay lines, in which a series of acoustic pulses were sent along a tube filled with mercury. When the pulse reached the end of the tube, the circuitry detected whether the pulse represented a binary 1 or 0 and caused the oscillator at the beginning of the line to repeat the pulse. Other early computers stored RAM on high-speed “magnetic drums”.
Later designs used arrays of small ferrite electromagnets, known as core memory.
Modern RAM generally stores a bit of data as either a charge in a capacitor, as in dynamic RAM, or the state of a flip-flop, as in static RAM.
Common types of RAM
• SRAM or Static RAM
• DRAM or Dynamic RAM
• Fast Page Mode DRAM
• EDO RAM or Extended Data Out DRAM

• SDRAM or Synchronous DRAM

• DDR SDRAM or Double Data Rate Synchronous DRAM
• RDRAM or Rambus DRAM
Not so common types of RAM
• Dual-ported RAM
• Video RAM, a dual-port memory with one random access port and one sequential access port.
RAM packaging
Semiconductor RAM is produced as integrated circuits (ICs). RAM ICs are often assembled into plug-in modules. Some standard module types are:
• single-in-line memory module (SIMM)
• dual-in-line memory module (DIMM)
Write-Only Memory
In 1972 some engineers at the Signetics Corporation published a spoof data sheet for a write-only memory. This was a type of RAM with no read facility and therefore no outputs. The full title was Fully Encoded, 9046×N, Random Access Write-Only Memory and the part number was 25120.
Introduction
Three years ago, there wasn’t much to say about sytem RAM. Almost all PCs came with fast page mode (FPM) DRAM, which ran at speeds between 100ns and 80ns. However, escalating CPU and motherboard bus speeds outstripped the ability of FPM DRAM to deliver data in a timely manner. Nowadays there are a lot of different memory designs.
Due to cost considerations, all but the very high-end (and very expensive) computers have utilized DRAM for main memory. Originally, these were asynchronous, single-bank designs because the processors were relatively slow. Most recently, synchronous interfaces have been produced with many advanced features. Though these high-performance DRAMs have been available for only a few years, it is apparent that they will soon be replaced by at least one of the protocol-based designs, such as SyncLink or the DRDRAM design from Rambus, Inc. and Intel.

Basic DRAM Operation
A DRAM memory array can be thought of as a table of cells. These cells are comprised of capacitors, and contain one or more ‘bits’ of data, depending upon the chip configuration. This table is addressed via row and column decoders, which in turn raddress buffers. For example, if there are 11 address lines, there will be 11 row and 11 column address buffers. Access transistors called ‘sense amps’ are connected to the each column and provide the read and restore operations of the chip. Since the cells are capacitors that discharge for each read operation, the sense amp must restore the data before the end of the access cycle.
The capacitors used for data cells tend to bleed off their charge, and therefore require a periodic refresh cycle or data will be lost. A refresh controller determines the time

between refresh cycles, and a refresh counter ensures that the entire array (all rows) are refreshed. Of course, this means that some cycles are used for refresh operations, and has some impact on performance.
A typical memory access would occur as follows. First, the row address bits are placed onto the address pins. After a period of time the RAS\ signal falls, which activates the sense amps and causes the row address to be latched into the row address buffer. When the RAS\ signal stabilizes, the selected row is transferred onto the sense amps. Next, the column address bits are set up, and then latched into the column address buffer when CAS\ falls, at which time the output buffer is also turned on. When CAS\ stabilizes, the selected sense amp feeds its data onto the output buffer
Asynchronous Operation
An asynchronous interface is one where a minimum period of time is determined to be necessary to ensure an operation is complete. Each of the internal operations of an asynchronous DRAM chip are assigned minimum time values, so that if a clock cycle occurs any time prior to that minimum time another cycle must occur before the next operation is allowed to begin.
It should be fairly obvious that all of these operations require a significant amount of time and creates a major performance concern. The primary focus of DRAM manufacturers has been to either increase the number of bits per access, pipeline the various operations to minimize the time required or eliminate some of the operations for certain types of accesses.

Wider I/O ports would seem to be the simplest and cheapest method of improving performance. Unfortunately, a wider I/O port means additional I/O pins, which in turn means a larger package size. Likewise, the additional segmentation of the array (more I/O lines = more segments) means a larger chip size. Both of these issues mean a greater cost, somewhat defeating the purpose of using DRAM in the first place. An

other drawback is that the multiple outputs draw additional current, which creates ringing in the ground circuit. This actually results in a slower part, because the data cannot be read until the signal stabilizes. These problems limited the I/O width to 4 bits for quite some time, causing DRAM designers to look for other ways to optimize performance.

Page Mode Access

By implementing special access modes, designers were able to eliminate some of the internal operations for certain types of access. The first significant implementation was called Page Mode access.
Using this method, the RAS\ signal is held active so that an entire ‘page’ of data is held on the sense amps. New column addresses can then be repeatedly clocked in only by cycling CAS\. This provides much faster random access reads, since the row address setup and hold times are eliminated.
While some applications benefit greatly from this type of access, there are others that do not benefit at all. The original Page Mode was improved upon and replaced very quickly so you will likely never see any memory of this type. Even if you do, it wouldn’t be worth even getting it for free, considering the advantages of later access modes.

Fast Page Mode
Fast Page mode improved upon the original page mode by eliminating the column address setup time during the page cycle. This was accomplished by activating the column address buffers on the falling edge of RAS\ (rather than CAS\). Since RAS\ remains low for the entire page cycle, this acts as a transparent latch when CAS\ is high, and allows address setup to occur as soon as the column address is valid, rather than waiting for CAS\ to fall.
Fast Page mode became the most widely used access method for DRAMs, and is still used on many systems. The benefit of FPM memory is reduced power consumption, mainly because sense and restore current is not necessary during page mode access. Though FPM was a major innovation, there are still some drawbacks. The most significant is that the output buffers turn off when CAS\ goes high. The minimum cycle time is 5ns before the output buffers turn off, which essentially adds at least 5ns to the cycle time.

Today, FPM memory is the least desirable of all available DRAM memory. You should only consider using this if it is either free, or your system does not support any of the later memory types (such as a 486 based system). Typical timings are 6-3-3-3 (initial latency of 3 clocks, with a 3-clock page access). Due to the limited demand, FPM is actually more expensive now than most of the faster memories now available.

Synchronous Operation
Once it became apparent that bus speeds would need to run faster than 66MHz, DRAM designers needed to find a way to overcome the significant latency issues that still existed. By implementing a synchronous interface, they were able to do this and gain some additional advantages as well.  complete its internal operations, which typically takes about 60ns. With synchronous control, the DRAM latches information from the processor under control of the system clock. These latches store the addresses, data and control signals, which allows the processor to handle other tasks. After a specific number of clock cycles the data becomes available and the processor can read it from the output lines.
Another advantage of a synchronous interface is that the system clock is the only

timing edge that needs to be provided to the DRAM. This eliminates the need for multiple timing strobes to be propagated. The inputs are simplified as well, since the control signals, addresses and data can all be latched in without the processor

monitoring setup and hold timings. Similar benefits are realized for output operations as well.

HyperPage Mode (EDO)
The last major improvement to asynchronous DRAMs came with the Hyperpage mode, or Extended DataOut. This innovation was simply to no longer turn off the output buffers upon the rising edge of /CAS. In essence, this eliminates the column precharge time while latching the data out. This allows the minimum time for /CAS to be low to be reduced, and the rising edge can come earlier.
In addition to a 40% or greater improvement in access times, EDO uses the same amount of silicon and the same package size. EDO has been shown to work well with memory bus speeds up to 83MHz with little or no performance penalty. If the chips are sufficiently fast (55ns or faster), EDO can be used even with a 100MHz memory bus. One of the best reasons to use EDO is that all of the current motherboard chipsets support it with no compatibility problems, unlike much of the synchronous memory now being used.

Even with all the stated advantages, EDO is no longer considered mainstream. Most manufacturers no longer produce it, or have limited production. It is only a matter of time before the prices begin to rise, and the equivalent size SDRAM module will be less expensive.
If you already own EDO memory, there is no real reason to jump to