دانش رسان |
مرکز علم و دانش کشور مقاله پیکر بندی مجدد معماری VLSI کم توان برای اجرای فیلترهای FIR
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
مقاله پیکر بندی مجدد معماری VLSI کم توان برای اجرای فیلترهای FIR دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد مقاله پیکر بندی مجدد معماری VLSI کم توان برای اجرای فیلترهای FIR کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله پیکر بندی مجدد معماری VLSI کم توان برای اجرای فیلترهای FIR،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن مقاله پیکر بندی مجدد معماری VLSI کم توان برای اجرای فیلترهای FIR :
تعداد صفحات:۸
چکیده:
این مقاله یک معماری با پیکر بندی مجدد VLSI سنتی را ارائه می کند که مناسب برای ساخت فیلترهای دیجیتال توان پایین، مرتبه متوسط به بالا، پاسخ ضربه محدود (FIR (Finite Impulse Response هست. این کار توسط یک آرایه با قابلیت پیکربندی مجدد بر پایه تکنیک ( طراحی عملگر اولیه )، (Primitive Operator Design (POD است. مفهوم الگوریتم ژنتیک (Genetic Algorithm (GA برای محاسبه پاسخ فرکانسی فیلترهای مذکور از تبدیل فوریه سریع ۲۵۶ نقطه ای randix-4 (FFT) استفاده شده است. نتایج نشان می دهند که کارایی فیزیکی سطح و مصرف توان این طراحی، در مقایسه با بقیه FPGA های صنعتی همه منظوره، بسیار قابل رقابت است. در این مقاله سعی شده که کیفیت طراحی فیلتر نیز پیشرفت داشته باشد.
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
