دانش رسان |
مرکز علم و دانش کشور مقاله آنالیز و شبیه سازی ترانزیستورهای SOI-MOSFET با نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی کانال
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
مقاله آنالیز و شبیه سازی ترانزیستورهای SOI-MOSFET با نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی کانال دارای ۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد مقاله آنالیز و شبیه سازی ترانزیستورهای SOI-MOSFET با نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی کانال کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله آنالیز و شبیه سازی ترانزیستورهای SOI-MOSFET با نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی کانال،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن مقاله آنالیز و شبیه سازی ترانزیستورهای SOI-MOSFET با نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی کانال :
تعداد صفحات:۶
چکیده:
در این مقاله یک ترانزیستور میدان نوین در تکنولوژی سیلیسیم روی عایق آنالیز و شبیه سازی شده است. در این ترانزیستور از نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی سول کانال استفاده شده است. با استفاده از یک شبیه ساز دو بعدی پارامترهای گوناگون این ترانزیستور از قبیل مشخصه خروجی، ولتاژ آستانه، میدان الکتریکی و دمای الکترون ها مورد بررسی و تجزیه و تحلیل قرار می گیرند. همچنینی مشخصات فوق با مشخصات یک ترانزیستور مشابه اما بدون نواحی سورس و درین الکتریکی مقایسه می گردند. نتایج شبیه سازی ها نشان می دهند که این ترانزیستورها می توانند نقش مهمی در جهت کاهش ابعاد ترانزیستورها و افزایش قابلیت اطمینان در آنها داشته باشند.
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
