دانش رسان |
مرکز علم و دانش کشور مجتمع سازی حافظه فلاش با استفاده از یک لایه پلی – سیلیکان در پروسه متداول CMOS0.25 میکرومتر
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
مجتمع سازی حافظه فلاش با استفاده از یک لایه پلی – سیلیکان در پروسه متداول CMOS0.25 میکرومتر دارای ۹ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد مجتمع سازی حافظه فلاش با استفاده از یک لایه پلی – سیلیکان در پروسه متداول CMOS0.25 میکرومتر کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مجتمع سازی حافظه فلاش با استفاده از یک لایه پلی – سیلیکان در پروسه متداول CMOS0.25 میکرومتر،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن مجتمع سازی حافظه فلاش با استفاده از یک لایه پلی – سیلیکان در پروسه متداول CMOS0.25 میکرومتر :
نام کنفرانس، همایش یا نشریه : نشریه مهندسی برق و الکترونیک ایران (انجمن مهندسین برق و الکترونیک ایران)
تعداد صفحات :۹
در این مقاله، نوع جدیدی از سلول های حافظه غیر فرار فلاش معرفی شده اند که قابلیت پیاده سازی در فرایند ساخت متداول logic CMOS را دارند. در این سلول ها از یک لایه پلی سیلیکان شده است و لایه دوم که در سلول های متداول نقش گیت کنترل را دارد با ناحیه N-well جایگزین شده است. آرایه ای از این سلول ها با چگالی بالا روی تکنولوژی CMOS 0.25 میکرومتر، طراحی و ساخته شده است. بر اساس نتایج اندازه گیری ها، کلیه سلول ها تا ۶۰ هزار بار قابل نوشتن و پاک کردن می باشند و می توانند اطلاعات را تا ۱۰ سال نگهداری کنند. با توجه به ارزانی قابل ملاحظه و دسترسی آسان به فرایند ساخت logic CMOS، طراحان می توانند از این فن آوری در پیاده سازی سیستم های مجتمع استفاده کنند.
کلید واژه: حافظه های Flash، گیت معلق، فرایند CMOS logic
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
