طراحی یک FPGA برای بهبود دنباله هارمونیک ها


در حال بارگذاری
طراحی یک FPGA برای بهبود دنباله هارمونیک ها
23 اکتبر 2022
فایل ورد و پاورپوینت
2120
4 بازدید
۷۹,۷۰۰ تومان
خرید

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 طراحی یک FPGA برای بهبود دنباله هارمونیک ها دارای ۱۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد طراحی یک FPGA برای بهبود دنباله هارمونیک ها  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی یک FPGA برای بهبود دنباله هارمونیک ها،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن طراحی یک FPGA برای بهبود دنباله هارمونیک ها :

تعداد صفحات :۱۸

چکیده مقاله:

در دنیای امروز افزایش بارهای غیر خطی به علت تکثیر از تجهیزات الکترونیکی موجب کاهش کیفیت توان در سیستم هایقدرت می شود. جریان هارمونیک از یک منبع غیر خطی عبور می کند که باعث اعوجاج می شود به طور کلی یک فیلتر توانLC منفعل برای ازبین بردن هارمونیک جریان به صورت موازی با بار استفاده شده است. در این مقاله یک الگوریتم کنترلی باتلفیق فیلترها و FPGA ها جهت کاهش نرخ خطای هامونیک در موج سینوسی پیشنهاد شده است. با کاهش THD ویژگیانتخابی هم بهبود یافته است. بارزترین علت حضور هارمونیک ها بارهای غیر خطی هستند. به این منظور در این مقاله از دو فیلترترکیبی، فیلتر اکتیو با بار سری و فیلتر پسیو با بار موازی استفاده شده است. با کدنویسی VHD در FPGA سعی بر کاهش ویا عدم حضور هارمونیک ها شده و این نکته باعث بهبود و کارایی روش پیشنهادی شده است. نتایج ازمایشات حاکی از کاهشهزینه ، افزایش دقت و افزایش سرعت در حد نانو ثانیه و ۳۰ درصد کاهش نیرو است.

  راهنمای خرید:
  • در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.