مبدل آنالوگ به دیجیتال ۱۰ بیت با فرکانس نمونه برداری ۲۰۰MS/S در پروسه ۰.۳۵µm CMOS

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 مبدل آنالوگ به دیجیتال ۱۰ بیت با فرکانس نمونه برداری ۲۰۰MS/S در پروسه ۰.۳۵µm CMOS دارای ۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مبدل آنالوگ به دیجیتال ۱۰ بیت با فرکانس نمونه برداری ۲۰۰MS/S در پروسه ۰.۳۵µm CMOS  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مبدل آنالوگ به دیجیتال ۱۰ بیت با فرکانس نمونه برداری ۲۰۰MS/S در پروسه ۰.۳۵µm CMOS،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مبدل آنالوگ به دیجیتال ۱۰ بیت با فرکانس نمونه برداری ۲۰۰MS/S در پروسه ۰.۳۵µm CMOS :

تعداد صفحات :۶

چکیده مقاله:

در این مقاله پیاده سازی یک مبدل آنالوگ به دیجیتال -۱۰ بایت با فرکانس نمونه برداری ۲۰۰MS/s با روش pipeline در پروسه ۰/۳۵µmCMOS’ ارائه شده است. مدارات لازم برای پیاده سازی مبدل شامل S/H ورودی، طبقه گین و OPAMP و مقایسه کننده طراحی شده است. مدار S/H ورودی ارائه شده بر اساس ساختار open-loop می باشد تا به سرعت مورد نظر برسیم و در OPAMP طراحی شده بر خلاف روش های متداول جهت رسیدن به گین DC لازم از فیدبک مثبت برای افزایش گین استفاده شده است تا مدارات اضافه شده برای افزایش گین پهنای باند را محدود نکند. مقایسه کننده طراحی شده جهت استفاده در sub-adc نیز به نحوی طراحی شده است که توان مصرفی کم داشته باشد و اثر kick back نویز آن نیز ناچیز باشد. بر اساس شبیه سازی های انجام شده مقدار SNDR و SFDR به دست آمده برای مبدل طراحی شده به ترتیب ۵۵/۷dB و ۶۲dB می باشد و تعداد بایت موثر بیش از ۹ بایت دارد. توان مصرفی مبدل با منبع تغذیه ۳.۳ ولت برابر ۱۲۰mW است و مساحت اشغالی آن نیز µm800 × µm650 می باشد.