طراحی و شبیه سازی یک جمع کننده جدیدبا مصرف توان پایین و سرعت بالا برای مدارات آنالوگ – دیجیتال

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 طراحی و شبیه سازی یک جمع کننده جدیدبا مصرف توان پایین و سرعت بالا برای مدارات آنالوگ – دیجیتال دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد طراحی و شبیه سازی یک جمع کننده جدیدبا مصرف توان پایین و سرعت بالا برای مدارات آنالوگ – دیجیتال  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی و شبیه سازی یک جمع کننده جدیدبا مصرف توان پایین و سرعت بالا برای مدارات آنالوگ – دیجیتال،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن طراحی و شبیه سازی یک جمع کننده جدیدبا مصرف توان پایین و سرعت بالا برای مدارات آنالوگ – دیجیتال :

تعداد صفحات :۸

چکیده مقاله:

جمع کننده ها عنصر مرکزی برای مدارات ریاضی پچیده مانند جمع، ضرب، تقسیم و توان (نمایی )می باشند . با توجه به این مهم ایده و تحقیقات جدید برای ساخت تمام جمع کننده ها ضروری است. در این مقاله یک جمع کننده با توان پایین و سرعت بالا ارائه شده است که از طراحی مدار آنالوگ دیجیتال ترکیبی (هایبرید) به منظور افزایش انتشارcarryاستفاده شده است. این جمع کننده دارای تاخیر ۸۰psو مصرف توان ۱uw می باشد. شبیه سازی ها و نتایجنشان می دهند که طرح پیشنهادی منجر به یک جمع کننده با توان مصرفی پایین و سرعت بالا می باشد لذا انتظار می رود در مدارات آنالوگ و دیجیتال استفادهشود. مقدار ولتاژ منبع مدار۰.۶۵-۱.۲v می باشد و مدار بر اساس تکنولوژیnm,cmos350با استفاده از نرم افزارhspice شبه سازی شده است