دانش رسان |
مرکز علم و دانش کشور یک مدار S/H تمام تفاضلی با خطای نگه داری پایین و مصرف توان بسیار کم
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
یک مدار S/H تمام تفاضلی با خطای نگه داری پایین و مصرف توان بسیار کم دارای ۹ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد یک مدار S/H تمام تفاضلی با خطای نگه داری پایین و مصرف توان بسیار کم کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی یک مدار S/H تمام تفاضلی با خطای نگه داری پایین و مصرف توان بسیار کم،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن یک مدار S/H تمام تفاضلی با خطای نگه داری پایین و مصرف توان بسیار کم :
تعداد صفحات :۹
چکیده مقاله:
یک روش جدید برای درک یک مدارS/H تمام تفاضلی توان پایین ولتاژ پایین و باسرعت بالا بااستفادها زcmos و باخطای نگهداری پایین دراین مقاله ارایه شده است برای بدست آوردن نرخ نمونه برداری خطی بالا مدار ازسوئیچی ها ورودی بوت استرپ بهبود یافته استفاده می کند به علاوه ساختاربوت استرپ باعث میشود که خطای نمونه برداری و نگهداری و همچنین خطاهای درون خور ساعت و گام نگهداری به میزان چشم گیری کاهش یابد طراحی تمام تفاضلی رابطه ی بین سرعت نمونه برداری و دقت نمونه برداریرا کاهش میدهد طراحی مداری بلوک های بزرگ و اصلی ساختار بطور جزئی توضیح داده شده است درگام اول یک مدار اولیه با استفاده ازفرایند CMOS 0.18uW ساخته و شبیه سازی شده است درمرحله بعدی به کمک یک تقویت کننده عملیاتی دوطبقه cmos جبران ساز هیبرید کسکود ساختارتکمیل یافته ی اولیه بصورت یک ساختارتمام تفاضلی ارایه و نتایج شبیه سازی آن بررسی شده است صفروقطب های مدار آپ امپ استفاده شده ۴۰درصد بزرگتر ازجبران ساز کسکود موسوم است که مزایای استفاده ازآن درادامه توضیح داده شده است
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
