طراحی رگولاتور ولتاژ با افت کم بدون خازن خارجی با هدف بهبود ضریب حذف نویز منبع

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 طراحی رگولاتور ولتاژ با افت کم بدون خازن خارجی با هدف بهبود ضریب حذف نویز منبع دارای ۱۳ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد طراحی رگولاتور ولتاژ با افت کم بدون خازن خارجی با هدف بهبود ضریب حذف نویز منبع  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی رگولاتور ولتاژ با افت کم بدون خازن خارجی با هدف بهبود ضریب حذف نویز منبع،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن طراحی رگولاتور ولتاژ با افت کم بدون خازن خارجی با هدف بهبود ضریب حذف نویز منبع :

تعداد صفحات :۱۳

چکیده مقاله:

در این مقاله یک رگولاتور ولتاژ پایین با افت کم ( LDO) بدون خازن خارجی برای جبران سازی فرکانسی با کارایی ضریب حذف نویز منبع (PSR) بالا، طراحی و شبیه سازی شده است. از تکنیک های جداسازی قطب ها و افزایش ترانس کندوکتانس (gm) به ترتیب برای پایداری مدار و بهبود PSR استفاده شده است. شبیه سازی های صورت گرفته در این مقاله در تکنولوژی CMOS 0.18m و با استفاده از نرم افزار HSPICE انجام شده اند. نتایج اندازه گیری شده با شبیه سازی نشان می دهد، با تغییر ولتاژ منبع تغذیه از ۱/۸ ولت تا ۵ ولت یک ولتاژ ثابت و پایدار به مقدار ۱/۶۳ ولت در خروجی می دهد و LDO قادر است تا ماکزیمم جریان بار ۱۰۰ میلی آمپر کار کند. ولتاژ افت در این طراحی ۱۷۰ میلی ولت است. در فرکانس های پایین تا حدود ۱۰ کیلوهرتز، مقدار PSR تقریبا ۸۰- دسی بل و در فرکانس ۱ مگاهرتز ۵۰- دسی بل است.