دانش رسان |
مرکز علم و دانش کشور طراحی یک معماری آزمایش شبه تصادفی برای آزمایش هسته های حافظه
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
طراحی یک معماری آزمایش شبه تصادفی برای آزمایش هسته های حافظه دارای ۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد طراحی یک معماری آزمایش شبه تصادفی برای آزمایش هسته های حافظه کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی یک معماری آزمایش شبه تصادفی برای آزمایش هسته های حافظه،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن طراحی یک معماری آزمایش شبه تصادفی برای آزمایش هسته های حافظه :
تعداد صفحات :۶
چکیده مقاله:
در این مقاله روشی را بکار بردهایم که از آزمایشهای شبه تصادفی بهره برده و با کمترین هزینه و سربار مساحتی – هستههای حافظه را فقط با الگوهای تصادفی مورد آزمایش قرار می دهد. در این روش یک معماری آزمایش شبه تصادفی طراحی شده است که در آن از یک پیچنده استفاده شده که استراتژی کدهای ماتریسی را برای آزمایش هسته حافظه بکار می برد و نتایج آزمایش را به یک آزماینده خارجی جهت مقایسه و تشخیص اشکال بصورت سریال ارسال می کند. این روش با حداقل سربار مساحتی دارای قابلیت آشکارسازی و مکان یابی اشکالات را داراست.
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
