پیاده سازی زمان واقعی آشکار ساز لبه Cannyروی FPGA و نمایش آن روی LCD گرافیکی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 پیاده سازی زمان واقعی آشکار ساز لبه Cannyروی FPGA و نمایش آن روی LCD گرافیکی دارای ۱۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد پیاده سازی زمان واقعی آشکار ساز لبه Cannyروی FPGA و نمایش آن روی LCD گرافیکی  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی پیاده سازی زمان واقعی آشکار ساز لبه Cannyروی FPGA و نمایش آن روی LCD گرافیکی،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن پیاده سازی زمان واقعی آشکار ساز لبه Cannyروی FPGA و نمایش آن روی LCD گرافیکی :

تعداد صفحات :۱۶

چکیده مقاله:

پردازش تصویر و ویدئو به صورت زمان واقعی در طیف گسترده ای از برنامه های کاربردی از قبیل دوربین های مداربسته، مدیریت ترافیک و عکس برداری پزشکی مورد استفاده قرار می گیرد. تشخیص لبه یکی از مراحل کلیدی در پردازش تصویر و شناسایی شیء می باشد. روش های زیادی برای آشکارسازی لبه تصاویر وجود دارد. آشکار ساز لبه Canny به علت کارایی خود و تشخیص لبه در تصاویر نویزی ، به طور گسترده به عنوان الگوریتم تشخیص لبه استفاده شده است. در این مقاله، ساده سازی الگوریتم به منظور کاهش پیچیدگی ریاضی، حافظه مورد نیاز و تأخیر، بدون از دست دادن قابلیت اطمینان برای پیاده سازی بهینه روی FPGA به کار برده می شود. این طرح بر روی تراشه، EP3C25F324C6 از خانواده Altera در نرم افزار Quartus 13.0 پیاده سازی و سنتز شده است. این معماری تصاویر با وضوح ۷۲۰ * ۲۴۴ را با سرعت ۳۰ فریم برثانیه فقط با حجم سخت افزار مصرفی ۱۱۷۸ LEs و توان مصرفی ۱۱۸mw پردازش می کند. حجم سخت افزار سیستم زمان واقعی آشکارساز لبه Canny برابر با ۲۳۹۹۳ LEs و توان مصرفی آن ۶۷می باشد. همچنین، نتایج معماری ارائه شده از نظر مصرف توان و حفظ عملکرد قابل اطمینان با تصاویر نویزی، تأخیر و حافظه مورد نیاز کم را به وضوح نشان می دهد.