دانش رسان |
مرکز علم و دانش کشور طراحی یک معماری آزمایش شبه تصادفی جهت تخمین طول آزمایش برای اشکالات
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
طراحی یک معماری آزمایش شبه تصادفی جهت تخمین طول آزمایش برای اشکالات دارای ۱۲ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد طراحی یک معماری آزمایش شبه تصادفی جهت تخمین طول آزمایش برای اشکالات کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی طراحی یک معماری آزمایش شبه تصادفی جهت تخمین طول آزمایش برای اشکالات،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن طراحی یک معماری آزمایش شبه تصادفی جهت تخمین طول آزمایش برای اشکالات :
تعداد صفحات :۱۲
چکیده مقاله:
پیشرفت های پی درپی در فرایند ساخت مدارات مجتمع، طراحان را قادر ساخته است تا به راحتی معماری های بسیار پیچیده، متراکم وعملکردی را روی یک تراشه واحد انجام دهند. در میان هسته هایی که غالبأ روی هر تراشه واحدد فشرده شده اند، حافظه ها شایدبیشترین استفاده را دارند. برای کاهش سطح خطا در قطعات شامل حافظه، تست های حافظه با پوشش حالات بسیار زیاد لازم است کهتست های قطعی پوشش اشکال ۱۰۰ % را برای خرابی های مشخص شده (پیش بینی شده) دارا هستند. تست های شبه تصادفیحافظه، تسته ایی هستند که قابلیت آشکارسازی هر نوع خرابی از هر نوعی را دارا هستند. البته با احتمال کمتر از ۱۰۰ % که پوششخرابی ماژولار بوده و وابسته به زمان تست می باشد. در این مقاله، یک معماری آزمایش شبه تصادفی طراحی شده است به طوریکه بتوانبا استفاده از آن حافظه ها را تحت آزمایش شبه تصادفی قرار داد و با استفاده از آن طول آزمایش تصادفی را به صورت تجربی تخمین زد.
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
