مقایسه کننده نشانه سریع برای طراحی ریزپردازنده های ۶۴ بیتی

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 مقایسه کننده نشانه سریع برای طراحی ریزپردازنده های ۶۴ بیتی دارای ۱۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقایسه کننده نشانه سریع برای طراحی ریزپردازنده های ۶۴ بیتی  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقایسه کننده نشانه سریع برای طراحی ریزپردازنده های ۶۴ بیتی،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقایسه کننده نشانه سریع برای طراحی ریزپردازنده های ۶۴ بیتی :

تعداد صفحات :۱۶

چکیده مقاله:

مقایسه کننده های نشانه در مسیر بحرانی ریزپردازنده ها قرار دارند و سهم عمده ای از تاخیر و توان مصرفیریزپردازنده ها را به خود اختصاص می دهند. در این مقاله، یک مقایسه کننده نشانه ۴۰ بیتی با تاخیر و توان مصرفی کمبرای استفاده در ریزپردازنده های ۶۴ بیتی پیشنهاد می شود. در مقایسه کننده نشانه پیشنهادی برای کاهش توان مصرفی ازمقایسه جریان شبکه پایینکش با جریان مرجع استفاده شده است تا میزان هدایت ترانزیستور نگهدارنده کنترل شود. بدینطریق تنازع بین شبکه پایینکش و ترانزیستور نگهدارنده کاهش مییابد و تاخیر و توان مصرفی کم می گردد. مقایسهکننده های نشانه با استفاده از نرم افزار HSPICE در تکنولوژی ۹۰nm CMOS و ترانزیستورهایی با ولتاژ آستانه کم (LVT)شبیه سازی شدند. نتایج شبیه سازی برای مقایسه کننده های نشانه ۴۰ بیتی نشان می دهند که تحت مصونیت در برابرنویز یکسان، تاخیر و توان مصرفی در مقایسه کننده نشانه پیشنهادی به ترتیب ۴۴ % و ۲۹% نسبت به مقایسه کننده نشانهاستاندارد کاهش یافته است.