مقاله طراحی و پیادهسازی بلوم فیلتر روی FPGA

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی و پیادهسازی بلوم فیلتر روی FPGA دارای ۹ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی و پیادهسازی بلوم فیلتر روی FPGA  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی و پیادهسازی بلوم فیلتر روی FPGA،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی و پیادهسازی بلوم فیلتر روی FPGA :

تعداد صفحات:۹
چکیده:
بلوم فیلتر یک ساختمان داده است که به منظور ایجاد یک فضای کارآمد و سریع برای آزمون عضویت یا عدم عضویت اعضای یکمجموعه به کار می رود. این ساختار از یک طرف می تواند حجم داده های ارسالی را به طرز شگفت انگیزی کاهش دهد. و از طرف دیگر بصورت موثری در پرس و جوهای مختلف از لیست داده ها مثل کش سرورها و مسیریابها کاربرد دارد. بلوم فیلتراز k تابع درهم ساز برای نشانده عناصر یک آرایه m بیتی برای m داده مختلف استفاده میکند. در این مقاله این فیلتر در زبان VHDL برای پیاده سازی روی FPGA با استفاده از تابع درهم ساز (H(3 توصیف شده است. این پیاده سازی امکان ایجاد و استفاده از تابع (H(3 را به هر تعداد و بصورت موازی فراهم خواهد کرد. توصیف ارائه شده در محیط نرم افزار ISE شبیه سازی شده است.