مقاله طراحی و شبیه سازی یک تقویت کننده محدودسازCMOSبرای گیرنده های نوری

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی و شبیه سازی یک تقویت کننده محدودسازCMOSبرای گیرنده های نوری دارای ۱۴ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی و شبیه سازی یک تقویت کننده محدودسازCMOSبرای گیرنده های نوری  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی و شبیه سازی یک تقویت کننده محدودسازCMOSبرای گیرنده های نوری،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی و شبیه سازی یک تقویت کننده محدودسازCMOSبرای گیرنده های نوری :

تعداد صفحات:۱۴
چکیده:
در این مقاله یک طرح مناسب جهت تقویت کننده محدودساز(Limiting Amplifier) در تکنولوژی CMOS برای استفاده در گیرنده های مخابرات نوری پیشنهاد شده است. در این طرح جهت تقویت کنند محدود ساز از یک ساختار زوج تفاضلی چند طبقه به همراه تکنیک های Inverse Scaling و Inductive Peaking به منظور افزایش پهنای باند و رسیدن به یک عملکرد مطلوب تر استفاده شده است. همچنین جهت حذف آفست نیز یک مدار Offset Cancellation در نظر گرفته شده است. نتایج شبیه سازی بهره dB38 ، پهنای باند GHz2 ، مصرف توان mw 4 و سوئینگ ولتاژ تفاضلی v1.5 در خروجی را به ازای یک منبع تغذیه ۱۵ ولتی نشان می دهد. نتایج بدست آمده حاکی از آن است که طرح پیشنهادی برای یک سیستم مخابرات نوری Gb/s 5/2 بسیار مناسب می باشد.