مقاله طراحی حلقه قفل شذه تاخیر با استفاده از آشکارساز فاز/فرکانس سرعت بالا

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی حلقه قفل شذه تاخیر با استفاده از آشکارساز فاز/فرکانس سرعت بالا دارای ۹ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی حلقه قفل شذه تاخیر با استفاده از آشکارساز فاز/فرکانس سرعت بالا  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی حلقه قفل شذه تاخیر با استفاده از آشکارساز فاز/فرکانس سرعت بالا،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی حلقه قفل شذه تاخیر با استفاده از آشکارساز فاز/فرکانس سرعت بالا :

تعداد صفحات:۹
چکیده:
در این مقاله ساختار حلقه قفل شده تأخیر (DLL) که دارای گستره فرکانسی وسیع و سرعت عملکرد مطلوبی است ارائه شده است. در همین راستا، ساختار جدیدی از آشکار ساز فاز/فرکانس به عنوان اصلی ترین بلوک DLL، جهت افزایش گستره فرکانس و سرعت عملکرد (سرعت قفل) طراحی شده است. مدار PFD پیشنهادی ساختار نوینی بوده که با حذف مسیر ریست، مدت زمان تأخیر طول مسیر ریست بطور قابل ملاحظه ای کاهش یافته و این امر سبب کاهش ناحیه مرده گردیده و به تبع آن سرعت مدار افزایش یافته است. این ساختار دارای زمان نشست کم، ناحیه مرده کوچک، گستره فرکانس بالا و اتلاف توان پایینی می باشد. تکنولوژی مورد استفاده در این طراحی TSMC 0.18 m CMOS با ولتاژ تغذیه ۱۸V است. نتایج شبیه سازی نشان داده است که ساختار DLL ارائه شده دارای گستره فرکانسی ورودی وسیع در حدود (۲۹۰-۴۱۰ MHz) و زمان نشست در حد ۲۵ns می باشد.