مقاله پیاده سازی S-Box الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار


در حال بارگذاری
مقاله پیاده سازی S-Box الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار
23 اکتبر 2022
فایل ورد و پاورپوینت
2120
2 بازدید
۷۹,۷۰۰ تومان
خرید

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله پیاده سازی S-Box الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار دارای ۱۲ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله پیاده سازی S-Box الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله پیاده سازی S-Box الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله پیاده سازی S-Box الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار :

تعداد صفحات:۱۲
چکیده:
یکی از مباحث مورد توجه صاحب نظران رمزنگاری پیاده سازی سخت افزاری الگوریتم (AES)Advanced Encryption Standard است.یکی از توابعمهم این الگوریتم تابع غیر خطی S_BOX است. تاکنون پیاده سازی های مختلفی از S_BOX الگوریتم AES با هدف های متفاوت ارائه شده است. در این مقاله دو ساختار Polynomial و Normal با هدف کاهش حجم گیت بر روی مدارهای مجتمع FPGA با یکدیگر مقایسه شده است و با توجه به روش های استاندارد موجود سعی بر کاهش حجم گیت آن داده شده است. سنتز طرح با استفاده از نرم افزار Active HDL8.3 و زبان سخت افزاری (VHDL) صورت گرفته است. تراشه مورد استفاده در این مقاله XC3S400 از خانواده SPARTAN III می باشد. در حالی که نتایج حاصل از این پیاده سازی، کاهش مصرف گیت به میزان ۵۲/ GE4 در ساختار Polynomial و ۹۱ GE در ساختار Normal نسبت به کارهای انجام شده را نشان می دهد.

  راهنمای خرید:
  • در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.