مقاله میکروگنترلر Atmega 16

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله میکروگنترلر Atmega 16 دارای ۲۵ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله میکروگنترلر Atmega 16  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله میکروگنترلر Atmega 16،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله میکروگنترلر Atmega 16 :

میکروگنترلر Atmega 16

خصوصیات Atmega 16:
* ازمعماری AVR RISC استفاده می کند.
کارایی بالا وتوان مصرفی کم
دارای ۱۳۱ دستورالعمل با کارایی بالا که اکثراً تنها دریک کلاک سیکل اجرا می شوند.
رجیستر کاربردی.

سرعتی تا ۱۶ MISP در فرکانس ۱۶MHZ.
* حافظ برنامه وداده غیر فرار
۳۲ کیلوبایت حافظ FLASH قابل برنامه ریزی داخلی.
پایداری حافظه FLASH قابلیت ۱۰۰۰ بارنوشتن وپاک کردن
۲کیلو بایت حافظه داخلی SRAM

۱ کیلو بایت حافظه EEPROM داخلی قابل برنامه ریزی.
پایداری حافظه EEPROM: قابلیت ۱۰۰۰۰ بارنوشتن وپاک کردن.
قفل برنامه FLASH وحفاظت داده EEPROM
* قابلیت ارتباط JTAG(IEEE std.)

برنامه ریزی FLASH، EEPROM، FUSE BITSو Lock BITSاز طریق ارتباط JTAG
* خصوصیات جانبی دوتایمر- کانتر هشت بیتی با PRESCALER مجزا ودارای مد COMPARE
یک تایمر کانتر شانزده بیتی با PRESCALER مجزا ودارای مدهای COMPARE و CAPTURE
۴ کانال PWM

۸ کانال مبدل آنالوگ به دیجیتال ۱۰بیتی
یک مقایسه کننده آنالوگ داخلی
دارای RTC(REAL-TIME CLOCK) با ایسلاتورمجزا.
WATCH DOG قابل برنامه ریزی با ایسلاتورداخلی
ارتباط سریال SPI برای برنامه ریزی داخلی مدار
قابلیت ارتباط سریال SPI به صورتMASTER یا SLAVE
قابلیت ارتباط با پروتکل سریال دوسیمه(TOW-WIRE)

* خصوصیات ویژه میکروکنترلر
مدار POWER-ON RESET CIRCUIT
BROWN- OUT DETECTION قابل برنامه ریزی
منابع وقفه (INTERRUPT) داخلی وخارجی
دارای ایسلاتور RC داخلی کالیبره شده.
عملکرد کاملاً ثابت.

توان مصرفی پایین وسرعت بالا توسط تکنولوژی CMOS
* خطوط وانواع بسته بندی
۳۲ خط ورودی/ خروجی ( ) قابل برنامه ریزی.
۴۰ پایه (PIN) نوع PDIP، ۴۴ پایه نوع TQFP، ۴۴ پایه MLF
* ترکیب پایه ها

فیوزهای بیت ATMEGA 16
OCDEN: درصورتی که بیت های قفل برنامه ریزی شده باشند برنامه ریزی این بیت به همراه بیت JTAGEN باعث می شود که سیستم ON CHIP DEBUG فعال شود. برنامه ریزی شدن این بیت به قسمت هایی ازمیکرو امکان می دهد که درمدهای SLEEP کارکنند که این خود باعث افزایش مصرف سیستم می گردد. این بیت به صورت پیش فرض برنامه ریزی نشده(۱) است.

JTAGEN: بیتی برای فعال سازی برنامه ریزی میکرو از طریق استاندارد ارتباطی IEEE که درحالت پیش فرض فعال است ومیکرو می تواند از این ارتباط برای برنامه ریزی خود استفاده کند.
پایه های PC 5002 در این ارتباط استفاده می شود.
SPIEN: درحالت پیش فرض برنامه ریزی شده ومیکرواز طریق سریال SPI برنامه ریزی
می شود.

CKOPT: انتخاب کلاک که به صورت پیش فرض برنامه ریزی نشده است عملکرد این بیت بستگی به بیت های CKSEL دارد.
EESAVE: درحالت پیش فرض برنامه ریزی نشده ودرزمان پاک شدن میکرو حافظه EEPROM پاک می شود ولی درصورتی که برنامه ریزی شود محتویات EEPROM درزمان پاک شدن میکرو، محفوظ می ماند.
BOOTZ 0, BOOTSZ 1: برای انتخاب مقدار حافظه BOOT طبق جدول زیر برنامه ریزی می شود ودرصورت برنامه ریزی فیوز بیت BOOTRS اجرای برنامه از آدرس حافظه BOOT آغاز خواهد شد.
پیکره بندی پورت ها

برای تعیین جهت پایه پورت ها از این پیکره بندی استفاده می کنیم. جهت یک پایه
می تواند ورودی یا خروجی باشد.
CoFig portx= state
ConFig pi مقاله میکروگنترلر Atmega 16.y= state

X,y بسته به میکرو می توانند به ترتیب پایه های ۰ تا ۱ پورت های A,B,C,D,E,F باشند. STATE نیز می تواند یکی از گزینه های زیر باشد:
INPUT یا۰: در این حالت رجیستر جهت داده پایه یا پورت انتخاب صفر می شود وپایه یا پورت به عنوان ورودی استفاده می شود.
OUTPUT یا ۱: در این حالت رجیستر جهت داده پایه یا پورت انتخاب یک می شود وپایه یا پورت به عنوان ورودی استفاده می شود.
زمانی که بخواهید از پورتی بخوانید بایستی از رجیستر PIN پورت مربوط استفاده کنید ودر هنگام نوشتن در پورت بایستی در رجیستر PORT بنویسید.
بررسی پورت های میکروATMEGA 32

در این بخش قصد داریم برای آشنایی بیشتر با عملکرد پورت ها ورجیسترهای مربوطه به طور نمونه به بررسی پورت های میکرو ATMEGA 32 بپردازیم.
پورت A
پورت A یک دو طرفه ۸ بیتی است. سه آدرس از مکان حافظه اختصاص به PORT دارد. یک آدرس برای رجیستر داده PORT، دومی رجیستر جهت داده DDRA وسومی پایه ورودی پورت PIN, A است. آدرس پایه های ورودی پورت A فقط قابل خواندن است درصورتی که رجیستر داده ورجیستر جهت داده هم خوانی وهم نوشتنی هستند. تمام پایه های پورت دارای مقاومت Pull- up مجزا هستند. بافر خروجی پورت Aمی تواند تا Ma20 را Siml کند درنتیجه LED را مستقیماً راه اندازی کند. هنگامی که پایه های PA0-PA 1 با مقاومت های Pull- down خارجی، خروجی استفاده میشوند، آن ها SOURCE جریان می شوند زمانی که مقاومت های Pull- up داخلی فعال باشند.

(رجیسترهای پورت A)
رجیسترهای پورت A عبارتند از:
– رجیستر داده پورت
– رجیستر جهت داده پورت DDRA-A
– بایت آدرس پایه های ورودی پورت PINA-A

PINA یک رجیستر نیست این آدرس دسترسی به مقدار فیزیکی بر روی هریک از پایه های پورت A را ممکن می سازد. زمانی که پورت A خوانده می شود، داده لچ پورت A خوانده می شود وزمانی که از PINA خوانده می شود مقدار منطقی که برروی پایه ها موجود است خوانده می شود.

Comment Pull_up
PUD in SFLOR PORTxn DDXN
Tri_ State(Hi-z) No Input X 0 0
Pxn will source
Current if ex1. Pulled low Yes Input 0 1 0
Tri- state (Hi-z) No Input 1 1 0
Output low(sink) No Output X 0 1
Output High(source) No Output X 1 1

تمام ۸ پایه موجود زمانی که به عنوان پایه های دیجیتال استفاده می شوند دارای عملکرد مساوی هستند. PAN، پایه ی عمومی، بیت DDAn در رجیستر DDRA مشخص کننده جهت پایه است. اگر DDAn یک باشد، Pan به عنوان یک پایه ی خروجی مورد استفاده قرار می گیرد واگر DDAn صفرباشد، Pan به عنوان یک پایه ورودی در نظر گرفته می شود. اگر port An یک باشد هنگامی که پایه به عنوان ورودی تعریف شود، مقاومت Pull-up فعال می شود برای خاموش کردن مقاومت باید port An صفر شود یا این که پایه به عنوان خروجی تعریف شود. پایه های پورت زمانی که ری ست(Reset) اتفاق می افتد، به حالت Tri-state می رود.

دیگر کاربردهای پورت A
پورت A به عنوان ADC هم استفاده می شود. اگر تعدادی از پایه های پورت A خروجی تعریف شوند این نکته بسیار مهم است که درزمان نمونه برداری از سیگنال آنالوگ توسط ADC سوئیچ نشوند. این کار ممکن است عملیات تبدیلی ADC را نامعتیر کند.
پورت B

پورت B یک دو طرفه ۸ بیتی است. سه آدرس از مکان حافظه اختصاص به PORT B دارد. یک آدرس برای رجیستر داده PORT B دومی رجیستر جهت داده DDR B وسومی پایه ورودی پورت B، PIN B است. آدرس پایه های ورودی پورت B فقط قابل خواندن است درصورتی که رجیستر داده ورجیستر جهت داده هم خواندنی وهم نوشتنی است. پایه های پورت دارای مقاومت Pull-up مجزا هستند بافر خروجی پورت B می تواند با mA20 را sink کند ودر نتیجه LED را مستقیماً راه اندازی کند. هنگامی که PBO-PB7 با مقاومت های Pull-DOWN، خروجی استفاده می شوند، آن ها SOURCE جریان می شوند زمانی که مقاومت های Pull-up داخلی فعال باشند.

رجیستر های پورت B
– رجیسترو داده پورت PORT B-B
– رجیستر جهت داده پورت DDRB- B
– بایت، آدرس پایه های ورودی پورت PIN B-B
PIN B یک رجیستر نیست. این آدرس دسترسی به مقدار فیزیکی بر روی هریک از

پایه های پورت B راممکن می سازد. زمانی که پورت B خواننده می شود، دارای لچ پورت B خوانده وزمانی که از PINB خوانده می شود مقدار منطقی که بر روی پایه های موجود است خوانده می شود.
(استفاده از پورت B بعنوان یک عمومی دیجیتال)

تمام ۸ پایه موجود زمانی که به عنوان پایه های دیجیتال استفاده می شوند دارای عملکرد مساوی هستند. PBN، پایه عمومی، بیت DDBn در رجیستر DDRB مشخص کننده جهت پایه است، اگر DDBn یک باشد، PBN به عنوان یک پایه خروجی مورد استفاده قرار می گیرد واگر DDBn صفر باشد، PBn به عنوان یک پایه ورودی درنظر گرفته می شود. اگر Port Bn یک باشد هنگامی که پایه به عنوان ورودی تعریف می شود، مقاومت Pull-up فعال می شود برای خاموش کردن مقاومت Pull-up باید Port Bn صفر باشد یا این که پایه عنوان خروجی تعریف شود. پایه های پورت زمانی که ری ست(Reset) اتفاق می افتد به حالت Tri-state می روند.

Comment Pull_up
PUD in SFLOR PORTxn DDXN
Tri_ State(Hi-z) No Input X 0 0
Pxn will source
Current if ex1. Pulled low Yes Input 0 1 0
Tri- state (Hi-z) No Input 1 1 0
Output low(sink) No Output X 0 1
Output High(source) No Output X 1 1

Alternate Functions Port pin
SCK(SPl BUS Serial clock PB7
MISO (spl BUS Master input/slave output) PB6
MOSl (spl BUS Master OUTPUT/SLAVE input) PB5
(spl slave select input)
PB4
ALN 1(aAnalog comparator Negative input)
OC 0(Timer/counter0 output compare Match output) PB3
ALN 0 (Analog comparator positive input)
Int 2(External interrupt 2 input) PB2
T1 (Timer/counter 0 External counter Input) PB1
TO(Timer/ counter 0 External counter input)
XCK(USART External clock input/output) PB0
جدول دیگر کاربردهای پورت B

دیگر کاربردهای پورت B
* PORT B-7 SCK
SCK: کلاک خروجی Master وکلاک ورودی slave برای ارتباط spi است. زمانی که SPI به عنوان SLAVE شکل دهی می شود این پایه ها باتوجه به تنظیم DDB7 ورودی درحالت Master خروجی تعریف می شود.

* PORT B.6-MISO
MISO: ورودی داده Master وخروجی داده laveکه برای ارتباط SPI استفاده می شود. زمانی که SPIورودی ودرحالت slave به عنوان خروجی استفاده می شود.
* PORTB. 5-MISO
MISO: ورودی داده SLAVE وخروجی داده Master که برای ارتباط SPI استفاده می شود. زمانی که SPI به عنوان Master شکل دهی شود این پایه با توجه به تنظیمات DDB5 خروجی ودرحالت slave به عنوان ورودی استفاده می شود.

* PORT.4-SS
SS: زمانی که SPI به عنوان slave شکل دهی شود PB.4 با توجه به DDB4 ورودی تعریف می شود ودر slave با LOWشدن این پایه SPI فعال می شود. این پایه در Master می تواند خروجی یا ورودی تعریف شود.

* AIN 1 ، PORTB.3-COC0
AIN1: ورودی منفی مقایسه کننده آنالوگ است.
OC 0: دیگر کاربردای پایه به عنوان خروجی مد مقایسه ای Timer/counter 0 است. پایه PB3 بایک کردن DDP7 می تواند برای خروجی مد مقایسه ای Timer/counter 0 شکل دهی شود.

* PORTB .3-INTZ, AIN 0
AIN 0: ورودی مثبت مقایسه کننده آنالوگ است.
INTZ: دیگر کاردبرد این پایه به عنوان منبع وقفه خارجی دو است. پایه PB2 می تواند به عنوان منبع وقفه خارجی برای میکرو استفاده شود.
* PORT B.1-T-1
T1: ورودی کلاک برای Timer/counter 1 است.

* PORT B, 0- XCK, TO
T 0: ورودی کلاک برای Timer/counter 0 است.
XCK: این پایه نیز می تواند به عنوان کلاک خارجی USART استفاده شود. این پایه فقط زمانی که USART در مد آسنکرون کار می کند فعال می شود.
پورت C

پورت C یک دوطرفه ۸ بیتی است. سه آدرس از مکان حافظه اختصاص به PORTدارد. یک ‌‌آدرس برای رجیستر داده PORTC، دومی رجیستر جهت داده DDRC وسومی پایه ورودی پورت C، PINC است. آدرس پایه های ورودی پورت C فقط قابل خواندن است درصورتی که رجیستر داده رجیستر جهت داده هم خواندنی وهم نوشتنی است. تمام پایه های پورت دارای مقاومت(Puullup) مجزا هستند. بافر خروجی پورت Cمی تواند تا mA20 را sink کند ودرنتیجه LED را مستقیماً راه اندازه می کند. هنگامی که POC-PC7 با مقاومت های Pull-DOWN خروجی استفاده می شوند آن هاsource جریان می شوند زمانی که مقاومت های Pull-up داخلی فعال باشند.