مقاله مدارهای ALU

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله مدارهای ALU دارای ۱۷ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله مدارهای ALU  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله مدارهای ALU،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله مدارهای ALU :

واحد محاسباتی، منطقی و شیفت (ALU)
در کامپیوتر، به جای اجرای ریز عملیات بر روی هر ثبات، معمولاً یک سری ثبات به یک واحد مشترک محاسباتی، منطقی و شیفت ALU متصل می‌گردند. برای اجرای یک ریز عملیات، محتوای ثبات

بخصوصی در ورودی ALU مشترک قرار می‌گیرد. واحد ALU عملیات مربوط را انجام می‌دهد، و نتیجه به ثبات موردنظر منتقل ی‌شود. چون ALU یک مدار ترکیبی است، بنابراین، انتقال اطلاعات از ثبات منبع، به ALU و وارد کردن نتیجه به ثبات مقصد، در یک پریود پالس ساعت انجام می‌شود.
مدار محاسباتی

ریز عملیات ریاضی جدول (۴-۳) را می توان در یک مدار محاسباتی انجام داد. مبنای اولیه این مدار محاسباتی جمع کننده است که با کنترل اطلاعات ورودی به این جمع کننده، می‎توان عملیات مختلف ریاضی را انجام داد.
مدار شکل ۲ یک مدار محاسباتی چهار بیتی را نشان می‎دهد. این مدار دارای ۴ جمع کننده کامل FA و چهار مالتیپلکسر برای انتخاب عملیات مختلف می‎باشد. مدار مذکور دارای چهار بیت ورودی A است که مستقیماً به ورودی های X جمع کننده ها وارد می‎شود و چهار بیت عدد B ، و مکمل آنها نیز به ورودی های ۰ و ۱ مالتیپلکسرها متصل شده است. در ورودی دیگر مالتیپلکسرها مقادیر ۰ و ۱ قرار داده شده است و خروجی های مالتیپلکسرها نیز به ورودی Y جمع کننده ها اتصال دارد. چهار مالتیپلکسر مذکور توسط دو بیت انتخاب S1S0 کنترل می‎شوند. بیت نقلی Cin ، به ورودی کوچکترین بیت جمع کننده متصل گردیده و بقیه بیت های نقلی خروجی جمع کننده ها، به ورودی بیت های نقلی جمع کننده بعدی، وصل شده است.
شکل ۱ : یک مدار محاسباتی ۴ بیتی
خروجی جمع کننده طبق رابطه: D=A+Y+Cin
عمل جمع را انجام می دهد، که A یک عدد ۴ بیتی در ورودی Y , X چهار بیت، ورودی دیگر جمع کننده، و Cin بیت نقلی ورودی می‎باشد. با کنترل نمودن مقدار Y توسط دو بیت انتخاب S1 , S0 ، می‎توان هشت عمل ریاضی جدول ۱ را با این مدار انجام داد.

جدول ۱ : جدول محاسبات ریاضی

به ازاء S1S0=1 باشد، اطلاعات، از ورودی ۳ مالتیپلکسرها، که برابر ۱ است، وارد مالتیپلکسرها می‎شود و در نتیجه ورودی Y جمع کننده ها برابر یک است. و چون ۱۱۱۱ مکمل ۲ عدد ۰۰۰۱ است، بنابراین عدد A با مکمل ۲ عدد یک جمع شده یعنی از عدد A یکی کسر می گردد پس D=A-1 است (در حالتیکه Cin=0). اگر Cin=1 باشد D=A-1+Cin=A می‎شود یعنی اطلاعات ورودی عیناً به خروجی انتقال داده می‎شود.

به این ترتیب با کنترل مقادیر S1S0 در مدار مذکور، می‎توان هر یک از عملیات، جمع، جمع با بیت نقلی، تفریق، یک اضافه کردن، یک کم کردن …، را انجام داد.
ریز عملیات منطقی
ریز عملیات منطقی، بر روی هر بیت ثبات ها به طور مجزا، انجام می شود، به عنوان مثال ریز عملیات “یا منحصر XOR” بر روی محتوای دو ثبات R2 , R1 که با عبارت زیر بیان می‎شود:

و باعث می شود، به شرطی که P=1 باشد ریز عملیات منطقی بین هر یک از بیتهای ثبات‌های مذکور انجام و نتیجه در R1 قرار گیرد.
برای روشن شدن مطلب فرض می کنیم هر یک از ثبات های مذکور که ۴ بیتی است دارای مقادیری به ترتیبر برابر R1 = 1010 و R2=1100 باشد. اجرای دستور یا منحصر فوق باعث می‌شود که عملیات زیر:

محتوی R1 1010
محتوی R2 1100
محتوی R1 بعد از اجرای دستور ۰۱۱۰
انجام گیرد.
لیست‌ ریز عملیات منطقی

لیست ۱۶ عملیات مختلف منطقی که بین دو متغیر باینری وجود دارد در جدول (۴-۵) نشان داده شده است. در جدول مذکور هریک از ستونهای F0 تا F15، نمایش جدول درستی توابع بولین برای متغیرهای X و Y می‌باشد.

۱۶ تابع بولین F0 تا F15¬ در ستون اول جدول (۴-۶) به صورت تابعی از متغیرهای x و y بیان شده‌است. در ستون دوم جدول با قرار دادن محتوای ثبات‌های A و B بجای متغیرهای x و y، شانزده تابع مذکور به صورت ۱۶ عملیات منطقی نشان داده شده‌است. همانطوری که ملاحظه می‌شود، تابع منطقی بیان شده در ستون اول جداول، رابطه بین تابع منطقی و دو متغیر باینری

می‌باشد. ولی ریز عملیات منطقی ستون دوم، نشان دهنده رابطه منطقی بین محتوای دو ثبات A و‌B است، که در این صورت هر بیت ثبات‌های مذکور به عنوان یک متغیر باینری در نظر گرفته می‌شود. و ریز عملیات منطقی بین تمام بیت‌های ثبات‌ها بطور مجزا انجام می‌گردد.

پیاده‌سازی سخت‌افزاری
برای پیاده‌سازی ریز عملیات منطقی، لازم است برای هر بیت دو ثبات، مدارهای منطقی لازم پیش‌بینی شود. گرچه ۱۶ ریز عملیات منطقی در جدول (۴-۶) تعریف شده‌است ولی اکثر کامپیوترها فقط عملیات XOR, OR, AND (یا منحصر) و مکمل آنها را انجام می‌دهند، چون بقیه عملیات را می‌توان از ترکیب آنها بدست‌آورد.