مقاله طراحی و شبیه سازی ظرب کننده آنالوگ CMOS در تکنولوژی ۱۳۰nm، با ولتاژ و توان مصرفی پایین، در باند فرکانسی وسیع

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی و شبیه سازی ظرب کننده آنالوگ CMOS در تکنولوژی ۱۳۰nm، با ولتاژ و توان مصرفی پایین، در باند فرکانسی وسیع دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی و شبیه سازی ظرب کننده آنالوگ CMOS در تکنولوژی ۱۳۰nm، با ولتاژ و توان مصرفی پایین، در باند فرکانسی وسیع  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی و شبیه سازی ظرب کننده آنالوگ CMOS در تکنولوژی ۱۳۰nm، با ولتاژ و توان مصرفی پایین، در باند فرکانسی وسیع،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی و شبیه سازی ظرب کننده آنالوگ CMOS در تکنولوژی ۱۳۰nm، با ولتاژ و توان مصرفی پایین، در باند فرکانسی وسیع :

تعداد صفحات:۸
چکیده:
در این مقاله یک ضرب کننده ولتاژ آنالوگ CMOS با ساختاری جمع و جور که می تواند در فرکانس های بالا با توان کم و با پهنای خطی زیاد کار کند ارائه شده است. ضرب کننده پیشنهادی بر اساس اتصال موازی مدار ترانزیستوری MOS عمل می کند. توان مصرفی در حدود ۱۸۶µw است. این مدار با ولتاژ تغذیه حدود ۰۵V-1.8V بدرستی کار خواهد کرد که در این جا نتایج با ولتاژ تغذیه ۱ ولت بدست آمده است. باند فرکانسی در حدود ۴۹THZ می باشد. مدار دارای اعوجاج هارمونیک کلی (THD) حدود ۲% می باشد. در طرح پیشنهادی خطای خطی بسیار کم است. مدار با استفاده از تکنولوژی ۰۱۳µm و با نرم افزار HSPICE شبیه سازی شده است. طراحی شکل ترسیمی (Layout) مدار با استفاده از شبیه ساز Tanner EDA L-EDIT انجام گرفته است. همچنین ضرف کننده پیشنهادی قابلیت عملکرد بعنوان دو برابر کننده فرکانس ویکسو ساز تمام موج را نیز دارد.