دانش رسان |
مرکز علم و دانش کشور مقاله کاهش توان مصرفی و تاثیر دما بر مدارSTSCLدر تکنولوژی ۶۵ نانومتر
در حال بارگذاری
توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد
مقاله کاهش توان مصرفی و تاثیر دما بر مدارSTSCLدر تکنولوژی ۶۵ نانومتر دارای ۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است
فایل ورد مقاله کاهش توان مصرفی و تاثیر دما بر مدارSTSCLدر تکنولوژی ۶۵ نانومتر کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.
توجه : در صورت مشاهده بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله کاهش توان مصرفی و تاثیر دما بر مدارSTSCLدر تکنولوژی ۶۵ نانومتر،به هیچ وجه بهم ریختگی وجود ندارد
بخشی از متن مقاله کاهش توان مصرفی و تاثیر دما بر مدارSTSCLدر تکنولوژی ۶۵ نانومتر :
تعداد صفحات:۶
چکیده:
در مدارات امروزی مشکلی که وضوح به چشم می خورد تلفیق مدارات آنالوگ و دیجیتال و به دنبال آن نویز سوئیچینگ در اثر القای جریان کشیده شده از منبع مدار دیجیتال و سابستریت مشترک بین آنها پدید می آید از خصیصه این مدار مقاوم بودن در مقابل نویز است در این مقاله به اندازه گیری توان در دماهای مختلف پرداخته شدمشاهده شد با افزایش دما توان استاتیک اندکی افزایش دما مدار سریعتر خواهد بود و آنچه این مدار را نسبت به CMOS بارزتر می کند مستقل بودن توانهای مصرفی از منبع و سریعتر بودن آن است نتایج نشان میدهد میت وان با بکارگیری STSCL در طراحی فلیپ فلاپها افق جدیدی در طراحی مداراتی نظیر FPGA ایجاد نمود.
- در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.
