مقاله طراحی و پیاده سازی یک دمدولاتور حساس به فاز دیجیتال برای استفاده در سیستم های مقطع نگاری امپدانس الکتریکی ? (EIT)

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی و پیاده سازی یک دمدولاتور حساس به فاز دیجیتال برای استفاده در سیستم های مقطع نگاری امپدانس الکتریکی ? (EIT) دارای ۷ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی و پیاده سازی یک دمدولاتور حساس به فاز دیجیتال برای استفاده در سیستم های مقطع نگاری امپدانس الکتریکی ? (EIT)  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی و پیاده سازی یک دمدولاتور حساس به فاز دیجیتال برای استفاده در سیستم های مقطع نگاری امپدانس الکتریکی ? (EIT)،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی و پیاده سازی یک دمدولاتور حساس به فاز دیجیتال برای استفاده در سیستم های مقطع نگاری امپدانس الکتریکی ? (EIT) :

تعداد صفحات:۷

چکیده:

بخش اصلی در سیستم های مقطع نگاری امپدانس الکتریکی، دمدولاتور حساس به فاز است که وظیفه اصلی آن، اندازه گیری ولتاژ حاصل از اعمال جریان الکتریکی به سطح مورد نظر است. در این مقاله یک دمدولاتور حساس به فاز دیجیتال بر اساس یک بورد ،DSP طراحی و پیاده سازی شده است. انجام محاسبات ۳۲ بیتی و بصورت اعشاری، در کنار سرعت بالای MHz 225 تراشه ،DSP سبب می شود که دمدولاتور دیجیتالی فوق، دارای سرعت و دقت کافی برای ایجاد یک SNR مطلوب در سیستم های مقطع نگاری الکتریکی باشد. در این مقاله در ابتدا تئوری دمدولاتور حساس به فاز پیوسته زمان و سپس دمدولاتور حساس به فاز دیجیتال توضیح داده می شود و در ادامه نیز پیاده سازی آن بر روی بورد TMS320C6713 DSP Starter Kit بیان می شود. نتایج شبیه سازی که توسط نرم افزارCode Composer Studio v3.1 ارائه می شود یک خطای فاز ۳ Code Composer Studio v3.1 همراه با SNR بالای dB 138/48 را نشان می دهد.