مقاله طراحی و شبیه سازی یک فلیپ فلاپ T توان پایین و سرعت بالا با استفاده از تکنیک GDI

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی و شبیه سازی یک فلیپ فلاپ T توان پایین و سرعت بالا با استفاده از تکنیک GDI دارای ۶ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی و شبیه سازی یک فلیپ فلاپ T توان پایین و سرعت بالا با استفاده از تکنیک GDI  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی و شبیه سازی یک فلیپ فلاپ T توان پایین و سرعت بالا با استفاده از تکنیک GDI،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی و شبیه سازی یک فلیپ فلاپ T توان پایین و سرعت بالا با استفاده از تکنیک GDI :

تعداد صفحات:۶

چکیده:

یک معیار سنجش مستقیم برای میزان مصرف انرژی در واحد چرخه ی عملیاتی مدارهای محاسباتی PDP است. در این مقاله یک پیاده سازی جدید فلیپ فلاپ T براساس تکنیک GDI با توان مصرفی پایین و سرعت بالا برای رسیدن به PDP پایین ارایه می شود، در حالی که طراحی منطقی همچنان از پیچیدگی کمی برخوردار است . مقایسه ی کارآیی تکنیک طراحی فلیپ فلاپ T با ملاک هایی همچون اندازه ی سطح گیت، تعداد قطعات، تأخیر و اتلاف توان در نظر گرفته می شود و مزایای فلیپ فلاپ Tبا GDI در مقایسه با سایر روش ها نشان داده می شود. نتایج شبیه سازی که توسط نرم افزار ADS و بر پایه ی پروسه ی TSMC 0.18m CMOS انجام شده نشان می دهد که فلیپ فلاپ پیشنهادی دارای کم ترین تأخیر انتشار psec169/7 و توان متوسط مصرفیw 188/9 در ولتاژ تغذیه ی ۱/۸V است. نتیجه ی کار نشان دهنده ی بیش از ۴۵% کاهش در PDP مدار پیشنهاادی می باشد.