مقاله طراحی مبدل آنالوگ به دیجیتال ۱V و ۱۰MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline


در حال بارگذاری
مقاله طراحی مبدل آنالوگ به دیجیتال ۱V و ۱۰MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline
23 اکتبر 2022
فایل ورد و پاورپوینت
2120
3 بازدید
۹۷,۷۰۰ تومان
خرید

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

  مقاله طراحی مبدل آنالوگ به دیجیتال ۱V و ۱۰MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline دارای ۷ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله طراحی مبدل آنالوگ به دیجیتال ۱V و ۱۰MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله طراحی مبدل آنالوگ به دیجیتال ۱V و ۱۰MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن مقاله طراحی مبدل آنالوگ به دیجیتال ۱V و ۱۰MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline :

تعداد صفحات:۷

چکیده:

در مبدلهای آنالوگ به دیجیتال مجتمع ولتاژ پایین ، کاهش شدید ولتاژ منبع تغذیه باعث افزایش توان مصرفی می شود . در این مقاله روشهای کاهش توان یک Switched-Opamp pipelined ADC ولتاژ پایین و سرعت بالا بیان می شود . برای کاهش مصرف توان ازscaling خازنها در طول مبدل ، تقویت کننده های عملیاتی با طبقه خروجی کلاس ABو مقایسه گرهای دینامیکی استفاده شده است . توان مصرفی شبیه سازی شده مبدل ۱۰ بیت ۱۰MS/s ، با ولتاژ تغذیه۱V در تکنولوژی ۰/۱۸um CMOSتنها ۳/۲mWمی باشد ، که پیشرفت چشمگیری را نسبت به سایر مبدلهای ولتاژ پایین گزارش شده نشان می دهد .

  راهنمای خرید:
  • در صورتی که به هر دلیلی موفق به دانلود فایل مورد نظر نشدید با ما تماس بگیرید.