کاهش انرژی مصرفی گذرگاه های داخل تراشه با استفاده از منطق ۳ مقداره

توجه : به همراه فایل word این محصول فایل پاورپوینت (PowerPoint) و اسلاید های آن به صورت هدیه ارائه خواهد شد

 کاهش انرژی مصرفی گذرگاه های داخل تراشه با استفاده از منطق ۳ مقداره دارای ۸ صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد کاهش انرژی مصرفی گذرگاه های داخل تراشه با استفاده از منطق ۳ مقداره  کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه  و مراکز دولتی می باشد.

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی کاهش انرژی مصرفی گذرگاه های داخل تراشه با استفاده از منطق ۳ مقداره،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن کاهش انرژی مصرفی گذرگاه های داخل تراشه با استفاده از منطق ۳ مقداره :

تعداد صفحات :۸

چکیده مقاله:

کاهش انرژی مصرفی در گذرگاه های سریال و موازی یکی از مهم ترین چالش های تراشه های مدرن می باشد. با توجه به بررسی های انجام شده سهم انرژی مصرفی گذرگاه های میان ارتباطی داخل تراشه تا ۵۰% هم می رسد. با توجه به این سهم بالای انرژی مصرفی گذرگاه ها، امروزه تحقیقات زیادی در جهت ارائه روش های کارآمد انتقال اطلاعات بر روی گذرگاه ها صورت گرفته است . هدف از این مقاله ارائه روشی مبتنی بر منطق سه مقداره برای کاهش انرژی مصرفی گذرگاه می باشد. در این روش با در نظر گرفتن سطوح ولتاژی Vdd/2 ، Vdd و ۰ دامنه ولتاژ سوئیچینگ روی گذرگاه های درون تراشه به Vdd/2 کاهش یافته است. روش ارائه شده با ثابت نگهداشتن فعالیت سوئیچینگ ، ولتاژ سوئیچینگ را به نصف کاهش می دهد که نتیجه آن کاهش انرژی مصرفی تا ۲۵% مقدار انرژی مصرفی در حالت بدون گدینگ است.